[发明专利]栅极制造方法、场效应晶体管形成方法及场效应晶体管在审
申请号: | 201910231049.0 | 申请日: | 2019-03-26 |
公开(公告)号: | CN109950147A | 公开(公告)日: | 2019-06-28 |
发明(设计)人: | 方楷;邓建宁;何亮亮;蒋博翰;陶颖卿 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336;H01L29/423;H01L29/78 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及栅极制造方法、场效应晶体管形成方法及场效应晶体管,涉及半导体集成电路制造方法,在栅极的制造过程中,通过以形成于位于硬质硬掩膜层上的牺牲层两侧的侧墙充当遮蔽层,选择性除去牺牲层后,用光刻刻蚀工艺将侧墙结构传递到下层薄膜层形成一侧较为平滑的栅极结构,从而有效改善多晶硅栅关键尺寸随机波动造成的场效应晶体管的源端漏电问题。 | ||
搜索关键词: | 场效应晶体管 牺牲层 半导体集成电路制造 选择性除去 侧墙结构 多晶硅栅 漏电问题 随机波动 硬掩膜层 栅极结构 制造过程 薄膜层 遮蔽层 平滑 侧墙 下层 硬质 源端 制造 传递 | ||
【主权项】:
1.一种栅极制造方法,其特征在于,包括:S1:提供一半导体衬底,在所述半导体衬底表面依次形成栅介质层、多晶硅栅层以及硬质掩模层;S2:在所述硬质掩模层上形成牺牲层,然后进行光刻刻蚀工艺,刻蚀掉所述半导体衬底两侧部分的牺牲层,保留中间部分的牺牲层,形成牺牲层结构,漏出所述半导体衬底两侧的所述硬质掩模层;S3:形成一第二硬质掩模层,所述第二硬质掩模层覆盖所述牺牲层结构的顶部、所述牺牲层结构的侧面以及漏出的所述硬质掩模层的表面;S4:以所述硬质掩模层为遮蔽层进行光刻刻蚀工艺,在所述牺牲层结构的侧面形成由所述第二硬质掩模层构成的侧墙;以及S5:进行选择性刻蚀工艺,刻蚀掉所述牺牲层结构,然后以所述侧墙为遮蔽物进行光刻刻蚀工艺,刻蚀掉所述硬质掩模层和多晶硅栅层,以形成第一栅极结构和第二栅极结构,其中所述第一栅极结构和所述第二栅极结构由刻蚀后的所述多晶硅栅层、所述硬质掩模层和所述第二硬质掩模层叠加而成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910231049.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种电子束蒸发制备电荷陷阱存储器件的方法
- 下一篇:一种半导体器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造