[发明专利]一种基于4-Booth编码的低功耗乘法器有效
| 申请号： | 201910238829.8 | 申请日： | 2019-03-27 |
| 公开（公告）号： | CN110058840B | 公开（公告）日： | 2022-11-25 |
| 发明（设计）人： | 余宁梅;马文恒;高钰迪;黄自力;张文东;刘和娜 | 申请（专利权）人： | 西安理工大学 |
| 主分类号： | G06F7/523 | 分类号： | G06F7/523 |
| 代理公司： | 西安弘理专利事务所 61214 | 代理人： | 燕肇琪 |
| 地址： | 710048*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开的一种基于4‑Booth编码的低功耗乘法器，包括由至少两个编码器并联组成的编码器组，编码器组的输入端连接有位选择器，位选择器的输入端分别与乘数输入端口、被乘数输入端口连接，位选择器的输入端与乘数输入端口、被乘数输入端口之间分别连接有第一Power gating开关，编码器组的输出端通过第二Power gating开关与压缩器的输入端连接，压缩器的输出端通过第三Power gating开关与超前进位加法器的输入端连接。本发明公开的一种基于4‑Booth编码的低功耗乘法器能够在保证计算结果正确的同时，降低功耗。 | ||
| 搜索关键词： | 一种 基于 booth 编码 功耗 乘法器 | ||
【主权项】：
1.一种基于4‑Booth编码的低功耗乘法器，其特征在于，包括由至少两个编码器并联组成的编码器组，所述编码器组的输入端连接有位选择器，所述位选择器的输入端分别与乘数输入端口、被乘数输入端口连接，所述位选择器的输入端与乘数输入端口、被乘数输入端口之间分别连接有第一Power gating开关，所述第一Power gating开关用于根据输入的乘数或被乘数是否为零而开通或关闭电路，所述编码器组控制补码信号输出部分积，所述编码器组的输出端通过第二Power gating开关与压缩器的输入端连接，所述第二Power gating根据编码器组生成部分积的最大延迟开通电路，所述压缩器的输出端通过第三Power gating开关与超前进位加法器的输入端连接，所述第三Power gating开关用以接收压缩器最终输出的伪和、进位信号而开通电路，所述超前进位加法器的输出端输出被乘数与乘数的乘积。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安理工大学，未经西安理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910238829.8/，转载请声明来源钻瓜专利网。
