[发明专利]一种基于FPGA的波形纵向平均系统

摘要

本发明公开了一种基于FPGA的波形纵向平均系统，待测信号经ADC模块采集并经抽点模块抽点后存储至第一FIFO模块，第二FIFO模块用于存储累加数据，在每次数据有效触发后，加法器在波形纵向平均控制模块控制下从第一存储模块中读取抽点数据同时从第二FIFO模块中读取累加数据，求和后作为新的累加数据存入第二FIFO模块中，当累加的采集数据数量达到纵向平均次数时，由除法器从第二FIFO模块中读取累加数据进行移位截断实现平均，将平均结果存入缓存模块，由上位机读取并送入显示器进行显示。本发明通过FPGA来实现波形纵向平均，在提高波形刷新率的同时，还可以节省存储资源。

主权项

1.一种基于FPGA的波形纵向平均系统，其特征在于包括ADC模块，抽点模块，第一FIFO模块，波形纵向平均控制模块，加法器，第二FIFO模块，除法器，数据缓存模块，上位机和显示器，其中：ADC模块对待测信号进行采集，将采集得到的采集数据序列ADC_DATA发送给抽点模块；抽点模块根据上位机发送的抽点系数对采集数据序列ADC_DATA进行抽点，将得到的抽点数据序列Zoom_DATA发送给第一FIFO模块；第一FIFO模块根据上位机发送的预触发深度对抽点数据序列Zoom_DATA进行存储，如果接收到上位机发送的示波指令，则将抽点数据序列Zoom_DATA输出至缓存模块进行缓存；如果接收到上位机发送的纵向平均指令，则将抽点数据序列Zoom_DATA输出至加法器模块；记第一FIFO模块3的存储深度为2^M，M为正整数；波形纵向平均控制模块在接收到纵向平均指令和纵向平均次数N＝2^A后，设置一个初值为0的计数器，对第一FIFO模块的存储进程进行监控，每当第一FIFO模块的预触发深度写满且采集的有效触发到来后，波形纵向平均控制模块向加法器发送数据累加指令，并对加法器的执行过程进行监控，当加法器完成2^M次累加过程并将累加数据序列存入第二FIFO模块后对第一FIFO模块进行一次复位，并令计数器的值加1；当计数器的值等于K时，K＝2^b，b＝0,1,2,…,A‑1,A，向除法器发送波形纵向平均指令和移位系数b；加法器在波形纵向平均控制模块的控制下从第一FIFO模块中读取抽点数据序列Zoom_DATA，同时从第二FIFO模块中读取累加数据序列STORE_DATA，当第二FIFO模块中累加数据序列STORE_DATA为空时，则设置累加数据序列STORE_DATA中每个数据为0；加法器将抽点数据Zoom_DATA和累加数据STORE_DATA中对应数据累加，将得到的累加数据序列作为新的累加数据序列STORE_DATA对第二FIFO模块中的原数据进行覆盖；第二FIFO模块对加法器输出的累加数据序列STORE_DATA进行存储；除法器接收上位机发送的纵向平均次数N＝2^A，当接收到波形纵向平均控制模块发送的波形纵向平均指令和移位系数b时，除法器对第二FIFO模块输出数据序列STORE_DATA中的每个数据进行右移b位的截位操作，得到对应的平均结果数据序列，当b＝0,1,…,A‑1时，将对应的平均结果数据序列作为中间波形纵向平均结果数据序列Dout_Ave_b输出至缓存模块进行缓存，当b＝A时，将对应的平均结果数据序列作为波形纵向平均结果数据序列Dout_Ave输出至缓存模块进行缓存；缓存模块用于对抽点数据序列Zoom_DATA或中间波形纵向平均结果数据序列Dout_Ave_b、波形纵向平均结果数据序列Dout_Ave进行缓存；上位机根据用户的设置向抽点模块发送抽点系数，向第一FIFO模块发送预触发深度参数，如果用户设置工作模块为示波模式，上位机则向第一FIFO模块发送示波指令，如果用户设置工作模式为纵向平均模式，上位机则向第一FIFO模块和波形纵向平均控制模块发送纵向平均指令，并向波形纵向平均控制模块和除法器发送纵向平均次数；当工作模块为示波模式，上位机从缓存模块中读取抽点数据序列Zoom_DATA送入显示器，当工作模块为纵向平均模式，上位机从缓存模块中读取波形纵向平均结果数据序列Dout_Ave送入显示器，并且根据用户设置选择是否从缓存模块中读取中间波形纵向平均结果数据序列Dout_Ave_b送入显示器；显示器用于对抽点数据序列Zoom_DATA或中间波形纵向平均结果数据序列Dout_Ave_b、波形纵向平均结果数据序列Dout_Ave进行显示。