[发明专利]一种永磁磁浮道岔的智能控制器

摘要

本发明公开了一种永磁磁浮道岔的智能控制器，包括一个主控制器和若干子控制器，主控制器与子控制器之间通过UWB通信单元进行通信，且主控制器和子控制器均包括逻辑处理单元、强电单元、供电单元和UWB通信单元，所述强电单元、供电单元和UWB通信单元均连接于所述逻辑处理单元。本发明采用主控制器与子控制器相结合的方式以实现磁浮道岔的智能控制，且具有高度集成和体积小的特点。

主权项

1.一种永磁磁浮道岔的智能控制器，其特征在于，包括一个主控制器和若干子控制器；主控制器和子控制器均包括逻辑处理单元、强电单元、供电单元和UWB通信单元，所述强电单元、供电单元和UWB通信单元均连接于所述逻辑处理单元；所述主控制器和子控制器之间通过自身的UWB通信单元进行通信；所述主控制器的逻辑处理单元采用FPGA+DSP结构，具体包括FPGA1模块、FPGA2模块、FPGA3模块、DSP1模块、DSP2模块，其中FPGA1模块、FPGA2模块、FPGA3模块分别通过三条控制总线单独接收计算机联锁系统的上层控制指令，且FPGA1模块、FPGA2模块、FPGA3模块两两之间进行通信，用于实时比对各自所接收的上层控制指令是否一致，一旦出现上层控制指令比对不一致的情况，则FPGA1模块、FPGA2模块、FPGA3模块进行三取二抉择并向计算机联锁系统发出警告；由FPGA2模块和FPGA3模块分别单独解析比对一致或三取二抉择得到的上层控制指令，并将上层控制指令和根据对上层控制指令的解析结果生成的对子控制器的控制命令通过主控制器的UWB通信单元发送给相应的子控制器；FPGA1模块分别与DSP1模块和DSP2模块进行通信，DSP1模块、DSP2模块分别通过光耦与主控制器的强电单元相连，用于将主控制器的强电单元采集到的电流波动数据组包封装发送给FPGA1模块；所述FPGA2模块和FPGA3模块分别通过光耦与主控制器的强电单元相连，主控制器的强电单元所采集的道岔位置信息分别传输至FPGA2模块和FPGA3模块，FPGA2模块和FPGA3模块传输至FPGA1模块；FPGA1模块还通过主控制器的UWB通信单元实时接收子控制器的强电单元所采集到的电流波动数据和道岔位置信息；FPGA1模块对所接收的所有电流波动数据进行分析检测，实时比对工作的电机组的电流波动数据是否一致，并通过控制总线将分析检测结果和所接收的道岔位置信息一并上报计算机联锁系统；FPGA1模块将子控制器传输而来的道岔位置信息与FPGA2模块、FPGA3模块共享；所述主控制器的强电单元用于采集主控制器负责控制的道岔的电机组的电流波动数据和道岔位置信息，并根据主控制器的控制指令驱动主控制器负责控制的道岔执行相应的动作；所述子控制器的逻辑处理单元同样采用FPGA+DSP结构，具体包括一个FPGA模块和DSP一模块、DSP二模块；所述DSP一模块、DSP二模块分别与所述FPGA模块通信连接，并分别通过光耦与子控制器的强电单元连接，用于将子控制器的强电单元采集的电机组电流波动数据发送至FPGA模块；所述FPGA模块通过光耦连接子控制器的强电单元，用于接收子控制器的强电单元采集的道岔位置信息；所述FPGA模块在接收到来自主控制器的上层控制指令和控制命令后分别进行解析，并将两个解析结果进行比对，若比对一致，则向子控制器的强电单元输出驱动控制指令，若比对不一致则向主控制器发出警报，通过主控制器反馈给计算机联锁系统；所述子控制器的强电单元用于采集该子控制器负责控制的道岔的电机组的电流波动数据和道岔位置信息，并根据子控制器的控制指令驱动子控制器负责控制的道岔执行相应的动作；子控制器的FPGA模块实时将强电单元采集到的道岔位置信息和电机组中每个电机的电流波动数据通过子控制器自身的UWB通信单元发送给主控制器的FPGA1模块。