[发明专利]包括支撑物的3D半导体器件及其形成方法有效
| 申请号： | 201910269680.X | 申请日： | 2019-04-04 |
| 公开（公告）号： | CN110518015B | 公开（公告）日： | 2023-08-29 |
| 发明（设计）人： | 洪祥准;金利柱;申重植 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B43/35 | 分类号： | H10B43/35;H10B43/27 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 屈玉华 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件包括在衬底上的下导电层。导电线在下导电层上。提供在导电线中的掩埋沟槽。提供在导电线上并在掩埋沟槽中延伸的支撑物。包括交替堆叠的多个绝缘层和多个导电层的堆叠结构在支撑物上。提供穿过堆叠结构、支撑物和导电线的沟道结构。提供穿过堆叠结构、支撑物和导电线的隔离沟槽。 | ||
| 搜索关键词： | 包括 支撑 半导体器件 及其 形成 方法 | ||
【主权项】：
1.一种半导体器件，包括：/n在衬底上的下导电层；/n在所述下导电层上的导电线；/n在所述导电线中的掩埋沟槽；/n在所述导电线上并在所述掩埋沟槽中延伸的支撑物；/n堆叠结构，包括交替堆叠在所述支撑物上的多个绝缘层和多个导电层；/n沟道结构，穿过所述堆叠结构、所述支撑物和所述导电线；和/n隔离沟槽，穿过所述堆叠结构、所述支撑物和所述导电线。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910269680.X/，转载请声明来源钻瓜专利网。
- 上一篇：三维半导体存储器器件及其制造方法
- 下一篇：间距可扩充立体NAND存储器
