[发明专利]三维层叠式半导体存储器件在审

专利信息
申请号: 201910277255.5 申请日: 2019-04-08
公开(公告)号: CN110649062A 公开(公告)日: 2020-01-03
发明(设计)人: 金圣贤 申请(专利权)人: 爱思开海力士有限公司
主分类号: H01L27/24 分类号: H01L27/24;G11C5/06;G11C11/54
代理公司: 11363 北京弘权知识产权代理事务所(普通合伙) 代理人: 许伟群;郭放
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种三维(3D)层叠式半导体存储器件。该半导体存储器件可以包括:多个行线,其在第一水平方向上彼此平行地延伸;多个列线叠层,其在垂直于第一水平方向的第二水平方向上彼此平行地延伸,其中多个列线叠层中的每个列线叠层在竖直方向上包括彼此平行地延伸的多个列线;以及多个单元柱,其竖直穿通列线叠层的列线,多个单元柱中的每个单元柱具有第一端和第二端,其中,多个单元柱的第一端电耦接到多个行线,以及多个单元柱的第二端被浮置。每个单元柱包括核和可变电阻存储层。
搜索关键词: 单元柱 列线 叠层 彼此平行 第一端 竖直 行线 延伸 层叠式半导体存储器件 半导体存储器件 可变电阻 存储层 穿通 电耦 浮置 三维 垂直
【主权项】:
1.一种半导体存储器件,包括:/n多个行线,其在第一水平方向上彼此平行地延伸;/n多个列线叠层,其在垂直于所述第一水平方向的第二水平方向上彼此平行地延伸,其中所述多个列线叠层中的每个列线叠层在竖直方向上包括彼此平行地延伸的多个列线;以及/n多个单元柱,其竖直穿通所述列线叠层的所述列线,所述多个单元柱中的每个单元柱具有第一端和第二端,/n其中,所述多个单元柱的所述第一端电耦接到所述多个行线,以及/n其中,所述多个单元柱的所述第二端被浮置。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910277255.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top