[发明专利]具有在FDSOI衬底中形成的垂直选择栅极的存储器单元有效
| 申请号： | 201910288732.8 | 申请日： | 2015-09-24 |
| 公开（公告）号： | CN110265076B | 公开（公告）日： | 2023-08-01 |
| 发明（设计）人： | A·雷尼耶;J-M·米拉贝尔;S·尼埃尔;F·拉罗萨 | 申请（专利权）人： | 意法半导体(鲁塞)公司 |
| 主分类号： | G11C16/04 | 分类号： | G11C16/04;H10B41/35;H01L21/336;H01L29/788 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种形成于半导体衬底(SUB)中的存储器单元，包括在该衬底中所形成的沟槽(TR)中垂直延伸并且通过第一栅极氧化物层(D3)与该衬底隔离的选择栅极(SGC)；在该衬底上方延伸并且通过第二栅极氧化物层(D1)与衬底隔离的水平浮置栅极(FG)；和在该浮置栅极上方延伸的水平控制栅极(CG)，该选择栅极(SGC)覆盖该浮置栅极的侧面，该浮置栅极仅通过第一栅极氧化物层(D3)与该选择栅极隔开，并且仅通过第二栅极氧化物层与在该衬底中沿该选择栅极延伸的垂直沟道区域(CH2)隔开。 | ||
| 搜索关键词： | 具有 fdsoi 衬底 形成 垂直 选择 栅极 存储器 单元 | ||
【主权项】：
1.一种方法，包括：在半导体衬底中制造电可编程第一存储器单元，所述制造包括：在所述衬底中以及在形成于所述衬底上的第一电介质层和第一传导层中蚀刻第一沟槽，在所述第一沟槽的壁上沉积第二电介质层，在所述衬底上以及所述第一沟槽中沉积第二传导层，并且对所述第二传导层进行蚀刻，从而形成在所述第一沟槽中延伸的垂直选择栅极(SGC)，直至到达通过所述第一传导层的顶面的平面，在所述第一传导层上沉积第三电介质层，在所述第三电介质层上沉积第三传导层，在所述第三传导层、所述第三电介质层、所述第一传导层和所述第一电介质层中蚀刻第二沟槽，并且在所述垂直选择栅极上方通过所述第三传导层和所述第三电介质层蚀刻第三沟槽，从而在所述第二沟槽和所述第三沟槽之间形成所述第一存储器单元的水平控制栅极、第二栅极电介质层和水平浮置栅极的第一堆叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司，未经意法半导体(鲁塞)公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910288732.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种内存接口的控制方法和系统
- 下一篇：单独地读出可访问的配对存储器单元
