[发明专利]阵列基板制备方法及阵列基板有效
申请号: | 201910318515.9 | 申请日: | 2019-04-19 |
公开(公告)号: | CN110047801B | 公开(公告)日: | 2021-11-30 |
发明(设计)人: | 许家豪;宋亮;赵吾阳;季雨菲;程浩 | 申请(专利权)人: | 京东方科技集团股份有限公司;成都京东方光电科技有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12;H01L21/3065 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 刘悦晗;陈源 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种阵列基板制备方法及阵列基板,通过将承载衬底基板的第一电极的温度调节为预设温度,在利用工艺气体刻蚀金属膜层的过程中,小部分光刻胶层融化、剥落,在金属膜层未被光刻胶层覆盖的区域,刻蚀形成的凹陷部的侧壁形成保护层,保护层可以在刻蚀过程中保证已形成的凹陷部的侧壁不会被继续刻蚀,且在刻蚀过程中,将第一电极的温度保持在预设温度,使得保护层不会快速灰化。这样,在刻蚀完成后,金属走线的线宽大于刻蚀前预留的用于涂覆光刻胶的区域的宽度,因此,可以减小曝光后的光刻胶层的线宽,相应增加金属走线的线间距,从而避免短路的发生,同时刻蚀后的金属走线的线宽也可以满足设计要求。 | ||
搜索关键词: | 阵列 制备 方法 | ||
【主权项】:
1.一种阵列基板制备方法,其特征在于,所述方法包括:将反应腔室内的第一电极的温度调节至能够减缓光刻胶灰化速度的预设温度;将依次形成有金属膜层和光刻胶层的衬底基板放置在所述第一电极上,其中,所述衬底基板邻近所述第一电极;利用工艺气体刻蚀所述金属膜层未被所述光刻胶层覆盖的区域,在刻蚀过程中,将所述第一电极的温度保持在所述预设温度,用以在所述金属膜层刻蚀形成的凹陷部的侧壁形成用于保护所述金属膜层的保护层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;成都京东方光电科技有限公司,未经京东方科技集团股份有限公司;成都京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910318515.9/,转载请声明来源钻瓜专利网。
- 上一篇:阵列基板及其制备方法
- 下一篇:具有三个材料移除阶段的工件分离
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造