[发明专利]半导体器件及其制造方法有效
申请号: | 201910335634.5 | 申请日: | 2019-04-24 |
公开(公告)号: | CN110098149B | 公开(公告)日: | 2021-06-25 |
发明(设计)人: | 赵东光 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L27/06;H01L29/06 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种半导体器件及其制造方法,所述半导体器件的制造方法包括:提供一具有逻辑器件区和高压器件区的衬底;依次形成控制栅层和侧墙于逻辑器件区和高压器件区上;形成图案化的光掩膜层于衬底上,图案化的光掩膜层暴露出逻辑器件区和高压器件区需要形成金属硅化物的区域;以及,形成金属硅化物层于图案化的光掩膜层暴露出的区域中。本发明的技术方案能够简化工艺并满足半导体器件的逻辑器件区和高压器件区对金属硅化物层的关键尺寸的不同需求,且形成的金属硅化物层更加均匀,进而使得半导体器件中的逻辑器件区上形成的逻辑元件和高压器件区上形成的高压元件的性能均得到提高。 | ||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
【主权项】:
1.一种半导体器件的制造方法,其特征在于,包括:提供一具有逻辑器件区和高压器件区的衬底,在所述逻辑器件区和高压器件区的交界处形成浅沟槽隔离结构;依次形成控制栅层和侧墙于所述逻辑器件区和高压器件区上,所述侧墙位于所述控制栅层的侧壁上;形成图案化的光掩膜层于所述衬底上,所述图案化的光掩膜层暴露出所述逻辑器件区和高压器件区需要形成金属硅化物的区域;以及,形成金属硅化物层于所述图案化的光掩膜层暴露出的区域中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910335634.5/,转载请声明来源钻瓜专利网。
- 上一篇:晶片的加工方法
- 下一篇:半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造