[发明专利]基于SIP技术的雷达回波信号采集电路芯片

摘要

本发明公开了一种基于SIP技术的雷达回波信号采集电路芯片，解决了传统的雷达回波信号采集PCB板卡尺寸大、功耗高、难以用于空间受限的平台的问题。本发明由金属外壳和多层高密度带腔陶瓷电路基板组成，基板上安装和焊接有信号采集模块、信号预处理模块和时钟配置模块。本发明采用SIP技术在多层高密度带腔陶瓷电路基板上集成了FPGA、ADC、PROM、DDR3的裸芯片，将雷达回波信号采集电路设计到一个封装里，在实现雷达回波信号采集功能的同时，缩小了电路的尺寸，提高了电路的信号完整性，降低了电路功耗。本发明将FPGA上闲置的I/O引脚作为用户I/O，具有可拓展性和灵活性。本发明可用于雷达信号处理系统中雷达回波信号的采集，实现雷达信号处理系统的小型化。

主权项

1.一种基于SIP技术的雷达回波信号采集电路芯片，采用系统级封装，对外封装形式为焊球阵列封装，外壳为金属外壳，内部的电路基板为多层高密度带腔陶瓷电路基板，多层高密度带腔陶瓷电路基板的上表面设有焊盘，用于连接各功能芯片的裸芯片的引脚，基板上的内埋线路用于实现各焊盘间的电气连接，其特征在于，所述多层高密度带腔陶瓷电路基板为正方形，正方形基板的中间部分设有长宽相互对称的无顶长方形空腔，用于放置高度较高的裸芯片，将长方形空腔的底面称为第一层，将除去空腔的基板的上表面称为第二层，在基板第一层上安装和焊接有信号预处理模块，在基板第二层上安装和焊接有信号采集模块和时钟配置模块；所述信号采集模块用于采集雷达回波信号，包括两片高速ADC采集芯片，第一片ADC芯片位于基板第二层的左上角，第二片ADC芯片位于基板第二层的左下角；所述信号预处理模块用于处理ADC芯片采集到的信号，包括一片FPGA、一片配置PROM、两片DDR3、4x高速串行总线接口以及用户I/O；FPGA位于基板第一层的正中间，配置PROM位于基板第一层的下方，第一片DDR3位于基板第一层的左上方，第二片DDR3位于基板第一层的右上方；所述时钟配置模块用于配置信号预处理模块和信号采集模块所需的时钟，包括第一时钟配置芯片A和第二时钟配置芯片B；第一时钟配置芯片A位于基板第二层右侧的中间位置，第二时钟配置芯片B位于基板第二层左侧的两片ADC芯片的中间；FPGA与第一片ADC芯片通过JESD204B总线1相互连接，FPGA与第二片ADC芯片通过JESD204B总线2相互连接，FPGA与配置PROM通过SPI总线双向互联，FPGA与两片DDR3双向互联，第一时钟配置芯片A与FPGA双向互联，第一时钟配置芯片A与两片DDR3单向互联，第二时钟配置芯片B与FPGA双向互联，第二时钟配置芯片B与两片ADC芯片单向互联，各芯片的电气连接均通过基板上的焊盘和内埋线路实现。