[发明专利]NAND闪存结构的双重曝光方法有效
| 申请号： | 201910357017.5 | 申请日： | 2019-04-29 |
| 公开（公告）号： | CN110085514B | 公开（公告）日： | 2021-06-04 |
| 发明（设计）人： | 何理;巨晓华;黄冠群 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201315*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种NAND闪存结构的双重曝光方法，包括以下步骤：提供衬底，所述衬底包括存储区；在所述衬底上的存储区沉积堆叠层；在所述堆叠层上依次通过化学反应沉积第一牺牲层、通过高温氧化反应沉积第二牺牲层以及沉积不定性碳膜；执行第一次刻蚀，刻蚀至所述堆叠层的上表面形成若干沟槽；执行第二次刻蚀，在若干所述沟槽中加入刻蚀溶液，对所述第一牺牲层和所述第二牺牲层进行刻蚀。并通过采用两种不同形成方法的牺牲层，使在第二次刻蚀时能控制第一牺牲层和第二牺牲层的刻蚀速率，以控制第一牺牲层和第二牺牲层的形貌以及关键尺寸，从而降低后续刻蚀出现刻蚀不均匀的可能性。 | ||
| 搜索关键词： | nand 闪存 结构 双重 曝光 方法 | ||
【主权项】：
1.一种NAND闪存结构的双重曝光方法，其特征在于，包括以下步骤：提供衬底，所述衬底包括存储区；在所述衬底上的存储区沉积堆叠层；在所述堆叠层上依次通过化学反应沉积第一牺牲层、通过高温氧化反应沉积第二牺牲层以及沉积不定性碳膜；执行第一次刻蚀，刻蚀至所述堆叠层的上表面形成若干沟槽；以及执行第二次刻蚀，在若干所述沟槽中加入刻蚀溶液，对所述第一牺牲层和所述第二牺牲层进行刻蚀。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910357017.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种硅片清洗方法和清洗装置
- 下一篇：晶片接合方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
