[发明专利]半导体器件、其制造方法、集成电路及电子设备有效
| 申请号： | 201910378850.8 | 申请日： | 2019-05-08 |
| 公开（公告）号： | CN110120424B | 公开（公告）日： | 2022-03-22 |
| 发明（设计）人： | 黄伟兴;朱慧珑 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 倪斌 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体器件、其制造方法、集成电路及电子设备，器件包括：衬底；有源区，该有源区包括依次叠置在衬底上的第一源/漏层、沟道层和第二源/漏层；绕沟道层的外周形成的栅堆叠；绕栅堆叠和有源区外周的中间介质层和第二导电层；应力源，设置于第二导电层和/或中间介质层上，用于向半导体器件的沟道施加应力。该半导体器件能够增加沟道载流子迁移率，从而增加半导体器件导通电流，并且应力能够增加负电容材料的铁电相，从而降低亚阈值摆幅，以增加半导体器件的导通电流，改善并优化半导体器件的性能。 | ||
| 搜索关键词： | 半导体器件 制造 方法 集成电路 电子设备 | ||
【主权项】：
1.一种半导体器件，包括：衬底；设置于所述衬底上的有源区，所述有源区包括依次叠置在所述衬底上的第一源/漏层、沟道层和第二源/漏层；环绕所述沟道层的外周形成的栅堆叠，所述栅堆叠包括栅介质层和栅导体层；环绕所述栅堆叠和所述有源区外周的中间介质层和第二导电层；以及应力源，设置于所述第二导电层和/或所述中间介质层上，用于向所述半导体器件的沟道施加应力。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910378850.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
