[发明专利]硬件加解密系统及方法在审
| 申请号： | 201910381346.3 | 申请日： | 2019-05-08 |
| 公开（公告）号： | CN110110538A | 公开（公告）日： | 2019-08-09 |
| 发明（设计）人： | 孙晓鹏;彭金辉;廖正赟;刘武忠;韩金池;卫志刚;张晓龙;徐瑞军;石淑英 | 申请（专利权）人： | 郑州信大捷安信息技术股份有限公司 |
| 主分类号： | G06F21/60 | 分类号： | G06F21/60;H04L9/14;H04L9/06 |
| 代理公司： | 郑州德勤知识产权代理有限公司 41128 | 代理人： | 黄红梅 |
| 地址： | 450000 河南省*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种硬件加解密系统及方法，所述硬件加解密系统包括：集成在加解密芯片中的接收缓冲模块、分配模块、算法池、收集模块、中间缓冲模块以及发送缓冲模块；本发明的硬件加解密系统及方法，能够对送入加解密芯片的不同协议的数据包多次调用算法池中的算法，并在发送缓冲模块输出已全部处理完成加解密的数据包，整个加解密处理过程无需处理器逻辑处理，减轻了处理器的运行负荷，同时实现对算法资源的最大化利用，有效提升了数据包加解密处理的效率。 | ||
| 搜索关键词： | 加解密系统 数据包 算法 发送缓冲模块 加解密处理 加解密芯片 接收缓冲模块 处理器逻辑 最大化利用 分配模块 缓冲模块 收集模块 算法资源 运行负荷 加解密 处理器 调用 送入 输出 | ||
【主权项】：
1.一种硬件加解密系统，其特征在于，包括：集成在加解密芯片中的接收缓冲模块、分配模块、算法池、收集模块、中间缓冲模块以及发送缓冲模块；其中，所述接收缓冲模块，用于接收来自外部的数据包并进行缓存处理；所述算法池，包括多个算法单元，每个算法单元能够对数据包进行一次独立的算法处理；所述分配模块，电性连接于所述接收缓冲模块和所述中间缓冲模块，用于根据预定的规则将所述接收缓冲模块和所述中间缓冲模块的数据包分配给算法池相应的算法单元；所述收集模块，用于收集所述算法池中每个算法单元处理过的数据包，并根据预定的规则将各个数据包分流处理；所述中间缓冲模块，电性连接于所述收集模块，用于接收由所述收集模块分流的未全部处理完成加解密的数据包并进行缓存处理，以供所述分配模块调用，并再次分配给算法池相应的算法单元处理；所述发送缓冲模块，电性连接于所述收集模块，用于接收由所述收集模块分流的已全部处理完成加解密的数据包并进行缓存处理，以待外部设备读取。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于郑州信大捷安信息技术股份有限公司，未经郑州信大捷安信息技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910381346.3/，转载请声明来源钻瓜专利网。
