[发明专利]半导体器件和制造半导体器件的方法在审
申请号: | 201910401527.8 | 申请日: | 2019-05-15 |
公开(公告)号: | CN110556293A | 公开(公告)日: | 2019-12-10 |
发明(设计)人: | 堰和彦 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336;H01L29/78 |
代理公司: | 11256 北京市金杜律师事务所 | 代理人: | 李辉 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开的实施例涉及半导体器件和制造半导体器件的方法。首先,包括绝缘膜的堆叠膜的偏移间隔物形成在半导体层的上表面、栅电极的侧表面和盖膜的侧表面上。接下来,绝缘膜的部分被去除以暴露半导体层的上表面。接下来,在栅电极的侧表面被绝缘膜覆盖的状态下,外延层形成在半导体层的暴露的上表面上。此时,在偏移间隔物当中,作为氮化硅膜的绝缘膜形成在最接近栅电极的位置,并且绝缘膜的上端形成在栅电极的侧表面上的位置比栅电极的上表面的位置高。 | ||
搜索关键词: | 绝缘膜 栅电极 侧表面 上表面 半导体层 半导体器件 偏移间隔 氮化硅膜 上端 堆叠膜 外延层 暴露 盖膜 去除 覆盖 制造 | ||
【主权项】:
1.一种制造半导体器件的方法,包括以下步骤:/n(a)在第一半导体层上形成栅电极和盖膜,所述栅电极具有第二半导体层,并且所述盖膜形成在所述栅电极上;/n(b)在所述第一半导体层的上表面、所述栅电极的侧表面和所述盖膜的侧表面中的每个表面上都形成由层压膜组成的偏移间隔物,所述层压膜由包括第一氮化硅膜和第一氧化硅膜的三个或更多个层组成;/n(c)通过去除所述偏移间隔物的部分来暴露所述第一半导体层的所述上表面;以及/n(d)在所述步骤(c)之后,在所述栅电极的上表面被所述盖膜覆盖并且所述栅电极的所述侧表面被所述偏移间隔物覆盖的状态下,通过外延生长方法在所述第一半导体层的从所述偏移间隔物暴露的所述上表面上形成第三半导体层,/n其中在所述层压膜中最接近于所述栅电极的所述层压膜的膜是所述第一氮化硅膜,以及/n其中在所述步骤(d)中,所述第一氮化硅膜的上端形成在所述栅电极的所述侧表面上的位置比所述栅电极的所述上表面的位置高。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910401527.8/,转载请声明来源钻瓜专利网。
- 上一篇:半导体工艺所用的方法
- 下一篇:基板液处理方法、基板液处理装置以及存储介质
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造