[发明专利]一种三维存储器结构的制备方法有效
申请号: | 201910413491.5 | 申请日: | 2019-05-17 |
公开(公告)号: | CN110211928B | 公开(公告)日: | 2021-11-26 |
发明(设计)人: | 景蔚亮;张格毅;陈邦明 | 申请(专利权)人: | 上海新储集成电路有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L27/11524;H01L27/11551;H01L27/1157;H01L27/11578 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 俞涤炯 |
地址: | 201500 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种三维存储器的制备方法,涉及集成电路的存储器制作技术领域,包含一衬底,于所述衬底上形成逻辑电路层,并于所述逻辑电路层上形成易失性存储层,随后于所述易失性存储层上形成三维存储层;所述易失性存储层中包括多个第一存储单元,所述第一存储单元为eDRAM存储单元;所述三维存储层中包括多个第二存储单元,所述第二存储单元为3D NAND存储单元;采用所述第一存储单元作为所述第二存储单元的缓存;每个所述第一存储单元包括一读晶体管、一写晶体管以及一电容,采用2T1C结构形成。本发明的有益效果:优化了三维存储器的制备方法,有效提高了三维存储器的读写性能和使用寿命。 | ||
搜索关键词: | 一种 三维 存储器 结构 制备 方法 | ||
【主权项】:
1.一种三维存储器结构的制备方法,其特征在于,具体包括以下步骤:步骤S1,制备一衬底;步骤S2,于所述衬底上制备形成一逻辑电路层;步骤S3,于所述逻辑电路层上制备形成一易失性存储层,所述易失性存储层中包括多个第一存储单元,所述第一存储单元为eDRAM存储单元;步骤S4,于所述易失性存储层上制备形成一三维存储层,以形成所述三维存储器结构,所述三维存储层中包括多个第二存储单元,所述第二存储单元为3D NAND存储单元;采用所述第一存储单元作为所述第二存储单元的缓存;每个所述第一存储单元包括一读晶体管、一写晶体管以及一电容,采用2T1C结构形成;针对每个所述第一存储单元,所述读晶体管和所述写晶体管分别制备在不同的晶圆上,随后采用晶圆拼接的方式形成所述第一存储单元;采用晶圆拼接形成的所述第一存储单元中,所述读晶体管和所述写晶体管在空间上上下垂直放置。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海新储集成电路有限公司,未经上海新储集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910413491.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种芯片切割方法
- 下一篇:阵列基板及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造