[发明专利]延迟电路和包括该延迟电路的半导体装置在审
| 申请号： | 201910415211.4 | 申请日： | 2019-05-17 |
| 公开（公告）号： | CN110086463A | 公开（公告）日： | 2019-08-02 |
| 发明（设计）人： | 张玺;徐青;王麟;谢庆国 | 申请（专利权）人： | 湖北京邦科技有限公司 |
| 主分类号： | H03L7/087 | 分类号： | H03L7/087;H03L7/08 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 436044 湖北省鄂州市梧桐湖新*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了延迟电路和包括该延迟电路的半导体装置。该延迟电路包括：第一延迟锁定环，其包括与时钟信号输入端连接的且包含第一组延迟单元的第一延迟链，并且第一组延迟单元中的一个第一延迟单元被配置为向外部输出第一延迟信号；第二延迟锁定环，其包括与时钟信号输入端连接的且包含相互连接的第二组延迟单元和第三组延迟单元的第二延迟链，并且第二组延迟单元中的与上述第一延迟单元对应的一个第二延迟单元被配置为向外部输出第二延迟信号，这三组延迟单元的延迟时间各不相同，并且第一组延迟单元的延迟时间大于第三组延迟单元的延迟时间。通过本申请提供的技术方案，可以减小不同延迟锁定环所输出的延迟信号之间的延迟时间差。 | ||
| 搜索关键词： | 组延迟 延迟电路 延迟锁定环 延迟单元 延迟信号 延迟 时钟信号输入端 半导体装置 外部输出 延迟链 延迟时间差 减小 配置 申请 输出 | ||
【主权项】：
1.一种延迟电路，其特征在于，所述延迟电路包括：第一延迟锁定环，其包括与时钟信号输入端连接的且包含第一组延迟单元的第一延迟链，并且所述第一组延迟单元中的一个第一延迟单元被配置为向外部输出第一延迟信号；以及第二延迟锁定环，其包括与所述时钟信号输入端连接的且包含相互连接的第二组延迟单元和第三组延迟单元的第二延迟链，并且所述第二组延迟单元中的与输出所述第一延迟信号的所述第一延迟单元对应的一个第二延迟单元被配置为向外部输出第二延迟信号，其中，所述第一组延迟单元、所述第二组延迟单元以及所述第三组延迟单元的延迟时间各不相同，并且所述第一组延迟单元的延迟时间大于所述第三组延迟单元的延迟时间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖北京邦科技有限公司，未经湖北京邦科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910415211.4/，转载请声明来源钻瓜专利网。
