[发明专利]RRAM存储单元的制备方法及RRAM存储单元在审
| 申请号： | 201910426621.9 | 申请日： | 2019-05-22 |
| 公开（公告）号： | CN110165051A | 公开（公告）日： | 2019-08-23 |
| 发明（设计）人： | 高建峰;李俊峰;李俊杰;刘卫兵;王文武 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L45/00 | 分类号： | H01L45/00 |
| 代理公司： | 北京兰亭信通知识产权代理有限公司 11667 | 代理人： | 赵永刚 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种RRAM存储单元的制备方法及RRAM存储单元。所述方法包括：在衬底上从下至上依次形成底电极层、阻变层、顶电极层、第一硬掩膜层和第二硬掩膜层；图形化第二硬掩膜层，依次刻蚀第二硬掩膜层及第一硬掩膜层，并去除剩余的第二硬掩膜层；以剩余的第一硬掩膜层为硬掩膜，刻蚀顶电极层；沉积第一介质层；刻蚀覆盖于阻变层露出的表面的第一介质层及其垂直下方位置的阻变层和底电极层，并刻蚀覆盖于剩余的第一硬掩膜层的表面的第一介质层；去除剩余的第一硬掩膜层，以形成一预制器件；对预制器件完成剩余互连工艺。本发明能够消除RRAM存储单元阻变层边缘损伤的影响，提高器件的可靠性。 | ||
| 搜索关键词： | 硬掩膜层 存储单元 阻变层 刻蚀 介质层 底电极层 顶电极层 去除 预制 制备 边缘损伤 垂直下方 互连工艺 图形化 硬掩膜 沉积 衬底 覆盖 | ||
【主权项】：
1.一种RRAM存储单元的制备方法，其特征在于，包括：在衬底上从下至上依次形成底电极层、阻变层、顶电极层、第一硬掩膜层和第二硬掩膜层；图形化所述第二硬掩膜层，依次刻蚀所述第二硬掩膜层及所述第一硬掩膜层，并去除剩余的第二硬掩膜层；以剩余的第一硬掩膜层为硬掩膜，刻蚀所述顶电极层，得到顶电极；沉积第一介质层，所述第一介质层覆盖所述剩余的第一硬掩膜层的侧壁和所述顶电极的侧壁、所述剩余的第一掩膜层的表面以及所述阻变层露出的表面；刻蚀覆盖于所述阻变层露出的表面的第一介质层及其垂直下方位置的阻变层和底电极层，并刻蚀覆盖于所述剩余的第一硬掩膜层的表面的第一介质层；去除所述剩余的第一硬掩膜层，以形成一预制器件；对所述预制器件完成剩余互连工艺。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910426621.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种高一致性忆阻器及其制备方法
- 下一篇：一种无机柔性阻变存储器及其制备方法
