[发明专利]可变格式、可变稀疏矩阵乘法指令在审
申请号: | 201910431218.5 | 申请日: | 2019-05-22 |
公开(公告)号: | CN110580175A | 公开(公告)日: | 2019-12-17 |
发明(设计)人: | 马克·A·安德斯;希曼殊·考尔;萨努·马修 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30;G06F7/523;G06F17/16 |
代理公司: | 11258 北京东方亿思知识产权代理有限责任公司 | 代理人: | 宗晓斌 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开的实施例涉及可变格式、可变稀疏矩阵乘法指令。在一个示例中,处理器包括提取和解码电路,用于提取和解码可变格式、可变稀疏矩阵乘法(VFVSMM)指令,所述指令指定分别具有(M×K)、(K×N)和(M×N)个元素的A、B和C矩阵的位置;执行电路,该执行电路响应于经解码的VFVSMM指令用于:将指定的A矩阵的每一行与后续行错开路由到(M×N)处理阵列的相应行中,并将指定的B矩阵的每一列与后续列错开路由到处理阵列的相应列中,其中,处理单元中的每一个生成A矩阵元素和具有与A矩阵元素的列地址相同的行地址的匹配B矩阵元素的K个乘积,并且将每个所生成的乘积与相应的C矩阵元素累加。 | ||
搜索关键词: | 矩阵元素 矩阵 可变格式 稀疏矩阵 指令 错开 可变 路由 电路 解码 乘法指令 处理单元 电路响应 乘法 累加 列地址 行地址 处理器 匹配 | ||
【主权项】:
1.一种处理器,包括:/n提取和解码电路,用于提取和解码可变格式、可变稀疏矩阵乘法(VFVSMM)指令,所述指令具有的字段指定分别具有(M×K)、(K×N)和(M×N)个元素的A、B和C矩阵的位置;以及/n执行电路,该执行电路用于:在以密集-密集模式操作的情况下,响应于经解码的VFVSMM指令,将所述A矩阵的每一行与后续行错开路由到具有(M×N)个处理单元的处理阵列的相应行中,并将所述B矩阵的每一列与后续列错开路由到所述处理阵列的相应列中,并且/n其中,所述(M×N)个处理单元中的每一个处理单元用于生成分别从所述A矩阵和所述B矩阵接收的匹配的A矩阵元素和B矩阵元素的K个乘积,当所述B矩阵元素具有与所述A矩阵元素的列地址相同的行地址时,匹配存在;并且所述处理单元用于将每个所生成的乘积与所述C矩阵的相应元素累加,所述C矩阵的所述相应元素具有与所述处理单元在所述处理阵列中的相对位置相同的相对位置。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910431218.5/,转载请声明来源钻瓜专利网。