[发明专利]一种基于AVALON总线的以太网数据传输系统及方法有效
| 申请号： | 201910447112.4 | 申请日： | 2019-05-27 |
| 公开（公告）号： | CN110209626B | 公开（公告）日： | 2023-02-10 |
| 发明（设计）人： | 禹永植;余涛;郭立民;冯雪峰 | 申请（专利权）人： | 哈尔滨工程大学 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;H04L12/40 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 150001 黑龙江省哈尔滨市南岗区*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于AVALON总线的以太网数据传输系统及方法，属于嵌入式控制技术领域。本发明通过在FPGA的可编程片上系统中添加符合AVALON总线协议规范的自定义IP核，通过NiosⅡ软核处理器进行控制，能实现上位机和FPGA片内信号处理模块之间通过以太网端口进行双向数据传输。本发明在使用软件程序对以太网控制器W5500进行灵活控制的同时，通过合理利用AVALON总线控制信号，解决了NiosⅡ处理器和信号处理模块的数据速率不匹配的问题，有效解决了传输数据的丢失与冗余传输；本发明通过自定义IP核，解决了传统PIO核传输数据效率低且不能连续传输的问题，利用适当的控制信号实现了数据的双向传输，具有连续传输数据不中断的优点，应用前景广泛。 | ||
| 搜索关键词： | 一种 基于 avalon 总线 以太网 数据传输 系统 方法 | ||
【主权项】：
1.一种基于AVALON总线的以太网数据传输系统，包括上位机、W5500模块和FPGA，FPGA内部集成一个SOPC系统、两个异步FIFO IP核和一个信号处理模块，在SOPC中，Nios Ⅱ处理器通过AVALON总线对PIO核、自定义IP核和系统的时钟控制、内存控制软核进行控制，其特征在于：AVALON总线一方面与W5500进行数据交互，一方面通过自定义IP核控制异步FIFO进行数据读写；需要对AVALON总线中的控制信号的时序进行准确的控制和使用。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工程大学，未经哈尔滨工程大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910447112.4/，转载请声明来源钻瓜专利网。
