[发明专利]跨时钟域的延迟同步在审
申请号: | 201910457435.1 | 申请日: | 2019-05-29 |
公开(公告)号: | CN110543437A | 公开(公告)日: | 2019-12-06 |
发明(设计)人: | R·金纳克;B·W·维布鲁根;J·E·麦格拉斯 | 申请(专利权)人: | 赛灵思公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F1/12 |
代理公司: | 11517 北京市君合律师事务所 | 代理人: | 毛健;杜小锋<国际申请>=<国际公布>= |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种用于跟踪从第一时钟域发送到第二时钟域的信号中的延时的方法和装置。例如,在第一时刻,可以在第一时钟域处接收公共定时参考信号(SysRef),并且可以将延迟标记输入到将第一时钟域耦合第二时钟域到的先入先出数据结构(FIFO)中。在第二时刻,可以在第二时钟域处接收SysRef,并且可以在第二时钟域处启动定时器。在第三时刻,可以在第二时钟域从FIFO接收延迟标记,并且可以在最终计数时停止计数器。可以基于最终计数以及第二时刻和第一时刻之间的差异来确定FIFO延迟。 | ||
搜索关键词: | 第二时钟域 第一时钟域 延迟 定时参考信号 计数器 方法和装置 启动定时器 接收延迟 数据结构 耦合 延时 跟踪 | ||
【主权项】:
1.一种用于跟踪从第一时钟域发送到第二时钟域的信号的延时的方法,其特征在于,所述方法包括:/n在第一时刻,在第一时钟域接收公共定时参考信号SysRef,并将延迟标记输入到将所述第一时钟域耦合到第二时钟域的先进先出数据结构FIFO中;/n在第二时刻,在所述第二时钟域接收所述SysRef并启动所述第二时钟域处的计数器;/n在第三时刻,从所述第二时钟域处的所述FIFO接收所述延迟标记,并在最终计数时停止所述计数器;和/n根据所述最终计数和所述第二时刻与所述第一时刻之间的差异,确定FIFO延迟。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛灵思公司,未经赛灵思公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910457435.1/,转载请声明来源钻瓜专利网。
- 上一篇:一种机器人的数据获取方法及装置
- 下一篇:复杂可程序逻辑装置及其运作方法