[发明专利]具有存储器尺寸的非易失性存储器设备有效
| 申请号： | 201910460332.0 | 申请日： | 2016-02-25 |
| 公开（公告）号： | CN110265070B | 公开（公告）日： | 2023-05-23 |
| 发明（设计）人： | F·塔耶;M·巴蒂斯塔 | 申请（专利权）人： | 意法半导体(鲁塞)公司 |
| 主分类号： | G11C5/06 | 分类号： | G11C5/06;G11C7/10;G11C8/12 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;闫昊 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种具有存储器尺寸的非易失性存储器设备，包括输入/输出接口、被耦合到输入/输出接口的SPI类型的总线以及被连接到SPI类型的总线的多个个体非易失性存储器设备。每个个体存储器设备的芯片选择输入全部被连接到SPI总线的同一个芯片选择线路。个体存储器设备还被配置并且可以控制为从输入/输出接口来看表现为单个非易失性存储器设备，该存储器设备的总存储器空间具有等于个体设备的个体存储器容量的总和的总存储器容量。 | ||
| 搜索关键词： | 具有 存储器 尺寸 非易失性存储器 设备 | ||
【主权项】：
1.一种非易失性存储器设备，包括：第一存储器芯片，具有多个非易失性存储器单元和多个外部连接，所述外部连接包括芯片选择输入、串行数据输入、串行时钟输入和串行数据输出；和第二存储器芯片，具有多个非易失性存储器单元和多个外部连接，所述外部连接包括：耦合到所述第一存储器芯片的芯片选择输入的芯片选择输入、耦合到所述第一存储器芯片的所述串行数据输入的串行数据输入、耦合到所述第一存储器芯片的所述串行时钟输入的串联时钟输入、以及耦合到所述第一存储器芯片的所述串行数据输出的串行数据输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司，未经意法半导体(鲁塞)公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910460332.0/，转载请声明来源钻瓜专利网。
