[发明专利]降低3D NAND存储器编程干扰的方法有效
| 申请号： | 201910467994.0 | 申请日： | 2019-05-31 |
| 公开（公告）号： | CN110211625B | 公开（公告）日： | 2021-05-18 |
| 发明（设计）人： | 王明;刘红涛;魏文喆;李伟;闵园园 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | G11C16/34 | 分类号： | G11C16/34 |
| 代理公司： | 上海盈盛知识产权代理事务所(普通合伙) 31294 | 代理人： | 董琳;高德志 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种降低3D NAND存储器编程干扰的方法，在进行编程时，将选中的一个存储串作为选择串，其他存储串作为非选择串，对所述选择串中的某一个存储单元进行编程，在所述要进行编程的存储单元对应的控制栅上施加编程电压，将所述施加编程电压的控制栅作为选择层，其他层的控制栅作为非选择层；在所有相距所述选择层大于1层的若干非选择层中选择至少一层施加第一偏置电压，在剩余的选择层上施加第二偏置电压，所述第一偏置电压小于第二偏置电压，且第一偏置电压和第二偏置电压均小于编程电压。本发明的方法减少了对非选择串中与被编程的存储单元位于同层的那个存储单元的编程干扰。 | ||
| 搜索关键词： | 降低 nand 存储器 编程 干扰 方法 | ||
【主权项】：
1.一种降低3D NAND存储器编程干扰的方法，其特征在于，包括：提供3D NAND存储器，所述3D NAND存储器包括：半导体衬底；位于半导体衬底上控制栅和隔离层相互层叠的堆叠结构；贯穿所述堆叠结构的若干存储串，所述每一个存储串中具有沿竖直方向分布的若干存储单元，每一个存储单元与相应层的控制栅对应；在进行编程时，将选中的一个存储串作为选择串，其他存储串作为非选择串，对所述选择串中的某一个存储单元进行编程，在所述要进行编程的存储单元对应的控制栅上施加编程电压，将所述施加编程电压的控制栅作为选择层，其他层的控制栅作为非选择层；在所有相距所述选择层大于1层的若干非选择层中选择至少一层施加第一偏置电压，在剩余的选择层上施加第二偏置电压，所述第一偏置电压小于第二偏置电压，且第一偏置电压和第二偏置电压均小于编程电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910467994.0/，转载请声明来源钻瓜专利网。
