[发明专利]基于FPGA的随机性高速脉冲计数方法及其系统在审
| 申请号： | 201910481769.2 | 申请日： | 2019-06-04 |
| 公开（公告）号： | CN110162506A | 公开（公告）日： | 2019-08-23 |
| 发明（设计）人： | 李中举;杜海兴;翟莹莹;王超;王聪;侯剑平;刘聪 | 申请（专利权）人： | 安图实验仪器（郑州）有限公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 郑州异开专利事务所(普通合伙) 41114 | 代理人： | 韩华 |
| 地址： | 450016 河南省郑*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的随机性高速脉冲计数方法，采用MCU模块和FPGA模块对随机性高速脉冲进行计数；MCU模块和FPGA模块通过并行总线进行数据通信，当MCU模块接收到上位机的计数开始命令时给FPGA模块一个计数开始信号，FPGA模块进行计数操作，计数值锁存在数据锁存模块中；FPGA模块计数结束后进行后处理操作，返回给MCU模块一个计数结束信号，MCU模块通过地址总线和数据总线将数据锁存模块中的数据读取到MCU模块中，MCU模块读取FPGA模块计数值进行数据处理；MCU模块接收到上位机读取计数值指令时将处理后的数据返回给上位机进行数据判断。本发明优点在于具备计数稳定、实时性强、不会漏计数、稳定可靠，达到实时控制和信息交流目的。 | ||
| 搜索关键词： | 随机性 高速脉冲 上位机 数据锁存模块 读取 计数开始信号 并行总线 地址总线 计数操作 开始命令 实时控制 数据读取 数据返回 数据判断 数据通信 数据总线 数值指令 信息交流 后处理 数据处理 实时性 返回 | ||
【主权项】：
1.一种基于FPGA的随机性高速脉冲计数方法，其特征在于：采用MCU模块和FPGA模块对随机性高速脉冲进行计数；所述MCU模块和FPGA模块通过并行总线进行数据通信，当所述MCU模块接收到上位机的计数开始命令时给所述FPGA模块一个计数开始信号，FPGA模块进行计数操作，计数值锁存在数据锁存模块中；当所述FPGA模块计数结束后，FPGA模块进行后处理操作，返回给所述MCU模块一个计数结束信号，所述MCU模块通过地址总线和数据总线将数据锁存模块中的数据读取到MCU模块中，MCU模块读取FPGA模块计数值进行数据处理，等待读取；当MCU模块接收到所述上位机的读取计数值指令时，MCU模块将处理后的数据通过通信端口返回给上位机进行数据判断；MCU模块和FPGA模块之间通过2路通信线进行开始、结束动作信号通信。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安图实验仪器（郑州）有限公司，未经安图实验仪器（郑州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910481769.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种网络信息抓取装置
- 下一篇：快照覆写方法、装置、计算机设备及存储介质
