[发明专利]SM4加速处理器、方法和系统

摘要

本申请公开了SM4加速处理器、方法和系统。一个方面的处理器包括多个紧缩数据寄存器和用于解码指令的解码单元。该指令指示一个或多个源紧缩数据操作数。该一个或多个源紧缩数据操作数具有四个在先的SM4密码轮的四个32位的结果以及四个32位的值。该处理器也包括与解码单元和多个紧缩数据寄存器耦合的执行单元。该执行单元用于：响应于该指令，将四个后续紧跟的顺序的SM4密码轮的四个32位的结果存储在由该指令所指示的目的地存储位置中。

主权项

1.一种处理器，包括：用于存储单指令多数据SIMD数据的多个寄存器，包括第一寄存器和第二寄存器，所述第一寄存器用于存储第一源数据，所述第一源数据包括与SM4密码算法的四个在先的密钥扩展轮相对应的四个轮密钥，所述第二寄存器用于存储包括四个密钥生成常数的第二源数据；解码单元，用于解码指令，所述指令具有用于指定所述第一寄存器的第一字段、用于指定所述第二寄存器的第二字段、和用于指定所述多个寄存器中的目的地寄存器的第三字段；以及执行单元，与所述解码单元和所述多个寄存器耦合，所述执行单元用于：响应于所述指令的解码，生成结果并将所述结果存储在所述目的地寄存器中，所述结果包括与所述SM4密码算法的四个顺序的密钥扩展轮相对应的四个轮密钥，所述四个顺序的密钥扩展轮顺序地跟在所述四个在先的密钥扩展轮之后。