[发明专利]半导体检测结构及其形成方法、插塞缺陷的检测方法在审
| 申请号： | 201910493558.0 | 申请日： | 2019-06-06 |
| 公开（公告）号： | CN110164819A | 公开（公告）日： | 2019-08-23 |
| 发明（设计）人： | 金绍彤;许平康;方桂芹 | 申请（专利权）人： | 德淮半导体有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/66;H01L23/544 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 徐文欣;吴敏 |
| 地址： | 223302 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体检测结构及其形成方法、以及插塞缺陷的检测方法，其中形成方法包括：提供衬底；在所述衬底表面形成第一介质层；在所述第一介质层内形成通孔和凹槽，且所述凹槽底部暴露出通孔，所述通孔底部暴露出衬底表面；在所述通孔和凹槽内填充导电材料，在所述通孔内形成插塞，在所述凹槽内形成导电线，且所述导电线与插塞相连接；刻蚀去除所述导电线，直至暴露出插塞顶部表面。所述方法有利于对所述半导体检测结构内的插塞进行缺陷检测时，避免成本浪费。 | ||
| 搜索关键词： | 插塞 通孔 半导体检测 导电线 衬底表面 介质层 暴露 填充导电材料 顶部表面 缺陷检测 检测 衬底 刻蚀 去除 | ||
【主权项】：
1.一种半导体检测结构的形成方法，其特征在于，包括：提供衬底；在所述衬底表面形成第一介质层；在所述第一介质层内形成通孔和凹槽，且所述凹槽底部暴露出通孔，所述通孔底部暴露出衬底表面；在所述通孔和凹槽内填充导电材料，在所述通孔内形成插塞，在所述凹槽内形成导电线，且所述导电线与插塞相连接；刻蚀去除所述导电线，直至暴露出插塞顶部表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德淮半导体有限公司，未经德淮半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910493558.0/，转载请声明来源钻瓜专利网。
- 上一篇：形成三维存储器的方法以及三维存储器
- 下一篇：处理晶圆的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
