[发明专利]阵列基板以及显示面板

摘要

本申请涉及一种阵列基板以及显示面板。同行各子像素区域内的第一走线通过第一连接线相互连接。第一连接线与数据线绝缘且交叠，进而与数据线形成电容负载。第n+(x‑1)行子像素区域与第n+x行子像素区域的各基本单元中的第x个子像素区域内均设有第二走线。并且，同列的第x个子像素区域内的第二走线通过第二连接线相互连接。第二连接线与扫描线绝缘且交叠，进而扫描线形成电容负载。因此，本实施例中，扫描线与数据线上均形成了电容负载，在扫描信号与数据信号的传递过程中均存在电阻‑电容延迟效应，从而减小扫描信号与数据信号的时间差，即增加扫描信号与数据信号的同步性，从而有效提高显示均匀性。

主权项

1.一种阵列基板，其特征在于，包括：多条扫描线，排列成多行，用于提供扫描信号；多条数据线，排列成多列，用于提供数据信号，且与多条扫描线交叉排列而限定出多个呈多行多列排布的子像素区域，所述子像素区域用于设置子像素；多个像素电极，位于各所述子像素区域内，用于接收所述数据信号；多条公共走线，用于与各所述子像素区域内的所述像素电极形成存储电容，包括第一走线与第二走线；每行所述子像素区域的各子像素区域内均设有第一走线，且同行各子像素区域内的第一走线通过第一连接线相互连接，所述第一连接线与所述数据线绝缘且交叠；每行子像素区域均具有多个基本单元，各所述基本单元均包括m个子像素区域，m为大于1的正整数；设定x为从1一直取值到m的正整数变量，第n+(x‑1)行子像素区域与第n+x行子像素区域的各基本单元中的第x个子像素区域内均设有第二走线，且同列第x个子像素区域内的第二走线通过第二连接线相互连接，所述第二连接线与所述扫描线绝缘且交叠，n为正整数。