[发明专利]前缀网络定向的加法在审
| 申请号： | 201910505521.5 | 申请日： | 2019-06-12 |
| 公开（公告）号： | CN110716707A | 公开（公告）日： | 2020-01-21 |
| 发明（设计）人： | M.朗哈默;B.M.帕斯卡;S.V.格里波克 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F7/50 | 分类号： | G06F7/50 |
| 代理公司： | 72001 中国专利代理(香港)有限公司 | 代理人： | 姜冰;杨美灵 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开一般涉及用于增强在集成电路上实现的加法器的技术。具体地说，可以重构由实现为接收具有第一精度的操作数的加法器执行的算术，使得一组子加法器可以对相应的操作数段执行算术。更确切地说，可以重构加法器，使得解码器可以确定用于每个子加法器的生成信号和传播信号，并且可以将生成信号和传播信号路由到前缀网络。前缀网络可以确定相应的（一个或多个）进位比特，进位比特可以进位到和/或选择在后续子加法器处的和。作为结果，集成电路可受益于实现加法所涉及的增加的效率、减少的时延和减少的资源消耗（例如，面积和/或功率），这可改进诸如在集成电路上的加密或机器学习的操作。 | ||
| 搜索关键词： | 加法器 进位 集成电路 传播信号 生成信号 操作数 算术 重构 解码器 机器学习 资源消耗 面积和 路由 时延 加法 加密 网络 改进 | ||
【主权项】：
1.一种集成电路器件上的加法器电路，所述加法器电路包括：/n第一输入电路，所述第一输入电路配置为接收具有第一组比特的第一输入；/n第二输入电路，所述第二输入电路配置为接收具有第二组比特的第二输入；/n第一解码器，所述第一解码器耦合到所述第一输入电路和所述第二输入电路，其中所述第一解码器被配置为接收所述第一组比特的第一子集和所述第二组比特的第一子集，并至少部分地基于所述第一组比特的所述第一子集和所述第二组比特的所述第一子集确定生成信号和传播信号；/n前缀网络，所述前缀网络耦合到所述第一解码器，其中所述前缀网络被配置为至少部分地基于所述生成信号和所述传播信号来确定进位输出信号，其中所述前缀网络包括第一组合电路；以及/n第二组合电路，所述第二组合电路耦合到所述前缀网络，其中所述第二组合电路被配置为至少部分地基于所述进位输出信号确定所述第一组比特和所述第二组比特的和的一部分。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910505521.5/，转载请声明来源钻瓜专利网。
- 上一篇：智能人机交互指令转换方法及系统
- 下一篇：用于非常大整数的加法器电路
