[发明专利]以鳍式FET技术实现的集成式拉伸性应变硅NFET和压缩性应变硅锗PFET在审
| 申请号： | 201910510981.7 | 申请日： | 2015-12-30 |
| 公开（公告）号： | CN110310925A | 公开（公告）日： | 2019-10-08 |
| 发明（设计）人： | 柳青;P·莫林 | 申请（专利权）人： | 意法半导体公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/84;H01L27/092;H01L27/12 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;闫昊 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 对拉伸性应变的硅层进行图案化以形成在第一衬底区域中的第一组鳍以及在第二衬底区域中的第二组鳍。该第二组鳍覆盖有拉伸性应变的材料，并且执行退火以使在该第二组鳍中的拉伸性应变的硅半导体材料弛豫并在该第二区域中产生多个弛豫的硅半导体鳍。该第一组鳍覆盖有掩模，并且在这些弛豫的硅半导体鳍上提供硅锗材料。然后，将来自该硅锗材料的锗驱入这些弛豫的硅半导体鳍中以在该第二衬底区域中产生多个压缩性应变的硅锗半导体鳍(从中形成多个p沟道鳍式FET器件)。去除该掩模以显露出在该第一衬底区域中的多个拉伸性应变的硅半导体鳍(从中形成多个n沟道鳍式FET器件)。 | ||
| 搜索关键词： | 拉伸性 衬底区域 硅半导体 弛豫 鳍式 硅锗材料 压缩性 掩模 硅半导体材料 退火 半导体鳍 第二区域 技术实现 应变硅锗 集成式 图案化 应变硅 覆盖 硅层 硅锗 去除 显露 | ||
【主权项】：
1.一种方法，包括：在由衬底所支撑的拉伸性应变的硅半导体层上沉积硬掩模；将所述硬掩模和所述拉伸性应变的硅半导体层图案化为多个鳍；执行退火，所述退火使所述多个鳍的所述拉伸性应变的硅半导体弛豫；在所述多个鳍上提供硅锗材料；并且将来自所述硅锗材料的锗驱入所述多个鳍中，以产生多个压缩性应变的硅锗半导体鳍。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体公司，未经意法半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910510981.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
