[发明专利]一种两位、三位的近似加法器和一种近似加法器有效
| 申请号： | 201910524629.9 | 申请日： | 2019-06-18 |
| 公开（公告）号： | CN110262772B | 公开（公告）日： | 2023-01-03 |
| 发明（设计）人： | 焦海龙;杨春梅 | 申请（专利权）人： | 北京大学深圳研究生院 |
| 主分类号： | G06F7/505 | 分类号： | G06F7/505 |
| 代理公司： | 深圳鼎合诚知识产权代理有限公司 44281 | 代理人： | 郭燕 |
| 地址： | 518055 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种近似加法器、两位的近似加法器和三位的近似加法器，属于集成电路技术领域，通过降低计算精度来实现集成电路可观的节能。由于近似加法器可以在循环累加的过程中对计算的错误进行补偿，不但可使加法器的功耗更低，更使得近似加法器的计算更准确。 | ||
| 搜索关键词： | 一种 三位 近似 加法器 | ||
【主权项】：
1.一种两位的近似加法器，其特征在于，包括：进位输入端；具有高位和低位的被加数输入端；具有高位和低位的加数输入端；高位和低位的加法输出端；进位输出端；第一加法单元，用于当进位输入端为0时，将被加数输入端的低位和加数输入端的低位进行异或运算后输出给加法输出端的低位，将被加数输入端的高位和加数输入端的高位进行异或运算后输出给加法输出端的高位，以及将被加数输入端的高位、加数输入端的高位进行与运算后输出给进位输出端；第二加法单元，用于当进位输入端为1时，将被加数输入端的低位和加数输入端的低位进行同或运算后输出给加法输出端的低位，将被加数输入端的高位和加数输入端的高位进行同或运算后输出给加法输出端的高位，以及将被加数输入端的高位、加数输入端的高位进行或运算后输出给进位输出端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学深圳研究生院，未经北京大学深圳研究生院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910524629.9/，转载请声明来源钻瓜专利网。
