[发明专利]时间数字转换器调节方法及装置

摘要

本申请提供一种时间数字转换器调节方法，方法包括：针对每条延迟链，每调节一次该延迟链的输入位置后向调节的输入位置输入N次触发信号，获取每个触发信号在该延迟链上的进位数；依据各次调节的进位数选择最佳输入位置配置该延迟链；每调节一次主延迟链的抽头位置后，向主延迟链的最佳输入位置输入M次触发信号，获取每个触发信号在各条延迟链上的进位数的均值；依据各次调节的均值选择最佳抽头位置配置主延迟链。通过改变每条延迟链的输入位置以实现链内调节优化，再通过改变主延迟链的抽头位置以实现链间调节优化，进而使得TDC中的每一延迟单元的延迟尽可能保持一致，达到提高TDC时间测量精度的目的。

主权项

1.一种时间数字转换器调节方法，其特征在于，所述时间数字转换器包括多条延迟链，且由一条主延迟链和至少一条从延迟链组成，主延迟链上的抽头位置的输出作为从延迟链的输入，所述方法包括链内调节S1和链间调节S2：S1：针对每条延迟链，每调节一次该延迟链的输入位置后向调节的输入位置输入N次触发信号，并获取每次输入的触发信号在该延迟链上的进位数；依据各次调节对应获取的进位数，从各次调节的输入位置中选择最佳输入位置配置该延迟链；S2：每调节一次主延迟链针对每条从延迟链的抽头位置后，向主延迟链的最佳输入位置输入M次触发信号，并获取每次输入的触发信号在各条延迟链上的进位数的均值；依据各次调节对应获取的均值，从各次调节的抽头位置中选择最佳抽头位置配置主延迟链。