[发明专利]阵列基板的制备方法和制备系统在审
申请号: | 201910536649.8 | 申请日: | 2019-06-20 |
公开(公告)号: | CN110349858A | 公开(公告)日: | 2019-10-18 |
发明(设计)人: | 章仟益 | 申请(专利权)人: | 深圳市华星光电技术有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/786 |
代理公司: | 深圳翼盛智成知识产权事务所(普通合伙) 44300 | 代理人: | 黄威 |
地址: | 518132 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种阵列基板的制备方法,制备方法包括:提供基板;在基板上依次制备层叠设置的有源层、栅绝缘层、栅极层、保护层,并对保护层图案化形成保护层图案;以保护层图案为掩模,对栅极层进行刻蚀形成栅极;以保护层图案为掩模,对有源层的第一区域进行导体化处理,第一区域为未被保护层图案在有源层上的投影覆盖的区域;以保护层图案为掩膜,对栅绝缘层进行刻蚀形成栅绝缘层图案;剥离保护层图案。本发明通过保护层图案为掩膜,透过栅绝缘层对有源层进行导体化工艺,使导体化位置更精准,同时用剥离的方式去除保护层图案,不会导致有源层的电阻率上升。 | ||
搜索关键词: | 保护层 图案 源层 制备 导体化 第一区域 栅绝缘层 阵列基板 栅极层 基板 刻蚀 掩模 掩膜 绝缘层 栅绝缘层图案 剥离保护层 被保护层 层叠设置 投影覆盖 制备系统 电阻率 图案化 对栅 去除 剥离 | ||
【主权项】:
1.一种阵列基板的制备方法,其特征在于,包括:提供基板;在所述基板上依次制备层叠设置的有源层、栅绝缘层、栅极层、保护层,并对所述保护层图案化形成保护层图案;以所述保护层图案为掩模,对所述栅极层进行刻蚀形成栅极;以所述保护层图案为掩模,对所述有源层的第一区域进行导体化处理,所述第一区域为未被所述保护层图案在所述有源层上的投影覆盖的区域;以所述保护层图案为掩膜,对所述栅绝缘层进行刻蚀形成栅绝缘层图案;剥离所述保护层图案。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司,未经深圳市华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910536649.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造