[发明专利]NAND存储器的字线制作方法及包括其制作的字线的NAND存储器有效
申请号: | 201910541364.3 | 申请日: | 2019-06-21 |
公开(公告)号: | CN110289261B | 公开(公告)日: | 2021-10-19 |
发明(设计)人: | 姚邵康;巨晓华;黄冠群 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L27/11524 | 分类号: | H01L27/11524;H01L27/11529;H01L27/1157;H01L27/11573 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 栾美洁 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及NAND存储器的字线制作方法,涉及半导体集成电路的制作方法,在NAND存储器的字线制作过程中通过在字线边缘邻近选择管的核心层或侧墙处增加牺牲图形,使得实际字线图形并没有处于图形的最边缘,因此边缘字线图形的图像密度和中间字线图形的图像密度更加接近,在核心层刻蚀和侧墙刻蚀时,边缘字线的形貌和尺寸也就和中间区域更接近,使得最后刻蚀出来的字线均一性得到提高。 | ||
搜索关键词: | nand 存储器 制作方法 包括 制作 | ||
【主权项】:
1.一种NAND存储器的字线制作方法,其特征在于,包括:S1:在待刻蚀层上沉积一层核心层,采用字线掩模版曝光显影,由光刻胶形成多个字线图形,多个字线图形形成字线图形区域,并在字线图形区域的两侧分别由光刻胶形成牺牲图形,并牺牲图形的宽度与字线图形的宽度相等,牺牲图形与字线图形的间距、牺牲图形之间的间距以及字线图形之间的间距相等;S2:以步骤S1中的光刻胶为掩蔽膜进行核心层刻蚀,去除剩余光刻胶,形成字线核心层图形和牺牲核心层图形;S3:通过微缩工艺将字线核心层图形和牺牲核心层图形进行微缩;S4:进行侧墙沉积工艺,然后进行侧墙刻蚀工艺使字线核心层图形和牺牲核心层图形的两侧形成字线核心层图形侧墙和牺牲核心层图形侧墙;S5:去除核心层,形成字线侧墙和牺牲侧墙;以及S6:采用选择管掩模版曝光显影,使选择管光刻胶覆盖至少部分牺牲侧墙,然后,以选择管光刻胶和侧墙为掩蔽层,同时刻蚀待刻蚀层,以形成选择管和字线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910541364.3/,转载请声明来源钻瓜专利网。
- 上一篇:闪存的制造方法、闪存储器及光罩掩膜版
- 下一篇:半导体装置及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的