[发明专利]一种CPU、一种电子设备以及一种CPU缓存控制方法有效
| 申请号： | 201910555011.9 | 申请日： | 2019-06-25 |
| 公开（公告）号： | CN110399314B | 公开（公告）日： | 2021-10-15 |
| 发明（设计）人： | 李拓 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | G06F12/0862 | 分类号： | G06F12/0862;G06F12/0893;G06F13/16 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 郄晨芳 |
| 地址： | 215100 江苏省苏州市吴*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种CPU，包括CPU本体，还包括：用于与CPU本体的第一处理器互联接口可拆卸连接的第二处理器互联接口；与第二处理器互联接口相连，用于提供总线协议的总线协议模块；与总线协议模块相连，用于控制读写操作的缓存读写控制模块；与缓存读写控制模块相连，用于缓存数据信息的缓存存储器。本申请提供的CPU能够根据实际需求增加或者减少缓存空间，能够便捷灵活地调整CPU的缓存空间，一方面能够提高CPU缓存空间的命中率，进而提高CPU的工作效率，提升系统性能；另一方面能够避免对缓存空间造成浪费。本申请还公开了一种电子设备以及一种CPU缓存控制方法，均具有上述有益效果。 | ||
| 搜索关键词： | 一种 cpu 电子设备 以及 缓存 控制 方法 | ||
【主权项】：
1.一种CPU，包括CPU本体，其特征在于，还包括：用于与所述CPU本体的第一处理器互联接口可拆卸连接的第二处理器互联接口；与所述第二处理器互联接口相连，用于提供总线协议的总线协议模块；与所述总线协议模块相连，用于控制读写操作的缓存读写控制模块；与所述缓存读写控制模块相连，用于缓存数据信息的缓存存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910555011.9/，转载请声明来源钻瓜专利网。
