[发明专利]基于SIP技术的雷达信号处理电路、封装及实现方法

摘要

本发明公开一种基于SIP技术的雷达信号处理电路、封装及实现方法，本发明的思路是，采用4片DSP芯片均采用国产多核浮点FT‑M6678芯片与1片国产FPGA芯片的电路结构。基于SIP技术，是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能，拥有体积小、功耗低的电路芯片。本发明采用国产自主研发芯片，使得电路芯片的安全性能得到保证。通过SIP技术集成后的电路芯片，可应用于雷达信号处理系统中，对经过雷达回波预处理后的雷达回波数据的进行实时信号处理。

主权项

1.一种基于SIP技术的雷达信号处理电路，包含信号预处理数据接收模块、信号处理模块、时钟配置模块三大模块；其特征在于；所述信号预处理数据接收模块，包括1片FPGA芯片(34)和与其通过SPI总线连接的1片程序加载FLASH芯片(13)；所述信号预处理数据接收模块，用于接收脉压处理后的数据，将脉压处理后的数据输入到信号预处理数据接收模块，信号预处理数据接收模块中的FPGA芯片(34)将脉压处理后的数据均分为4份后，分别传输到信号处理模块中的每片DSP芯片中；所述信号处理模块，包括位于FPGA芯片(34)四周的4片DSP芯片，4片DSP芯片中的2片DSP芯片(12)、(19)位于FPGA芯片(34)左侧同列，通过PCIE高速串行总线接口相连，4片DSP芯片中的2片DSP芯片(3)、(20)位于FPGA芯片(34)右侧同列，通过PCIE高速串行总线接口相连，4片DSP芯片中的2片DSP芯片(3)、(12)位于FPGA芯片(34)上侧同行，通过SRIO高速串行总线接口相连，4片DSP芯片中的2片DSP芯片(19)、(20)位于FPGA芯片(34)下侧同行，通过SRIO高速串行总线接口相连，4片DSP芯片的每片DSP芯片通过SPI总线连接4片DDR3芯片和1片FLASH程序加载芯片；所述信号处理模块，用于进行动目标显示处理，在信号处理模块中将两个一次延迟杂波对消器级联组成二次对消器，对4片DSP芯片中的脉压处理后的数据同时进行双延迟对消处理，得到动目标显示处理后的时域信号序列，进行动目标检测处理，在信号处理模块中，采用动目标检测方法，4片DSP芯片通过由一系列窄带梳齿状滤波器组成多普勒滤波器组，抑制动目标显示处理后的时域信号序列中的动杂波，得到动目标检测处理后的频域信号序列，进行二维恒虚警处理，在信号处理模块中，采用二维恒虚警处理方法，对动目标检测处理后的频域信号序列做单元均值恒虚警处理，得到二维恒虚警处理后的频域信号序列，进行目标凝聚处理，在信号处理模块中，采用二维恒虚警处理方法，对动目标检测处理后的频域信号序列做单元均值恒虚警处理，得到二维恒虚警处理后的频域信号序列，回传目标一维数组，信号处理模块中的4片DSP芯片将目标凝聚处理后的目标一维数组传输到信号预处理数据接收模块的FPGA芯片中；所述时钟配置模块，包括5片时钟配置芯片，每个时钟配置芯片连接1片FPGA或1片DSP，用于配置DSP芯片和FPGA芯片时钟。