[发明专利]基于DSP+FPGA的数字输入输出接口及控制方法在审
| 申请号： | 201910581902.1 | 申请日： | 2019-06-30 |
| 公开（公告）号： | CN110362004A | 公开（公告）日： | 2019-10-22 |
| 发明（设计）人： | 刘超;王常涛;陈乐;曹为理;刘佳文;汪洋;马超;刘实 | 申请（专利权）人： | 中国船舶重工集团公司第七一六研究所;大连船舶重工集团钢结构制作有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 南京理工大学专利中心 32203 | 代理人： | 朱宝庆 |
| 地址： | 222061 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于DSP+FPGA的数字输入输出接口，包括两个光耦隔离器、FPGA、DSP；其中第一光耦隔离器设置于FPGA的输入端一侧为FPGA提供输入信号，第二光耦隔离器设置于FPGA的输出端一侧接收FPGA输出信号，FPGA与DSP的引脚连接，其中FPGA的时钟引脚与DSP的XCLKOUT连接，FPGA的片选使能信号引脚与DSP的片选信号引脚连接，FPGA的写信号使能引脚与DSP的写信号引脚连接，FPGA的读信号使能引脚与DSP的读信号引脚连接，FPGA的地址输入引脚与DSP的地址输出引脚通过地址总线连接，FPGA的数据输入引脚与DSP的数据输出引脚通过数据总线连接。 | ||
| 搜索关键词： | 引脚 光耦隔离器 数字输入输出接口 信号使能 信号引脚 地址输入引脚 片选使能信号 片选信号引脚 数据输出引脚 数据输入引脚 数据总线连接 地址输出 地址总线 时钟引脚 输出信号 输出端 输入端 | ||
【主权项】：
1.一种基于DSP+FPGA的数字输入输出接口，其特征在于，包括两个光耦隔离器、FPGA、DSP；其中第一光耦隔离器(U1)设置于FPGA的输入端一侧为FPGA提供输入信号，第二光耦隔离器(U2)设置于FPGA的输出端一侧接收FPGA输出信号，FPGA与DSP的引脚连接，其中FPGA的时钟引脚与DSP的XCLKOUT连接，FPGA的片选使能信号引脚与DSP的片选信号引脚连接，FPGA的写信号使能引脚与DSP的写信号引脚连接，FPGA的读信号使能引脚与DSP的读信号引脚连接，FPGA的地址输入引脚与DSP的地址输出引脚通过地址总线连接，FPGA的数据输入引脚与DSP的数据输出引脚通过数据总线连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国船舶重工集团公司第七一六研究所;大连船舶重工集团钢结构制作有限公司，未经中国船舶重工集团公司第七一六研究所;大连船舶重工集团钢结构制作有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910581902.1/，转载请声明来源钻瓜专利网。
- 上一篇：自由流一体化智能控制机及其划费方法
- 下一篇：烹饪机器人用锅具
