[发明专利]脉冲展宽器电路在审
| 申请号： | 201910596675.X | 申请日： | 2019-07-02 |
| 公开（公告）号： | CN110675900A | 公开（公告）日： | 2020-01-10 |
| 发明（设计）人： | 施里·萨加尔·德维韦迪;法赫尔丁·阿里·博赫拉;拉雷特·古普塔;庄耀功;杨古 | 申请（专利权）人： | ARM有限公司 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22;G11C7/10;H03K7/08 |
| 代理公司： | 11021 中科专利商标代理有限责任公司 | 代理人： | 倪斌 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文描述的各种实施方式涉及一种集成电路，该集成电路具有时钟生成电路，该时钟生成电路接收输入时钟信号并提供具有第一脉冲宽度的第一时钟信号。集成电路包括耦接在时钟生成电路与输入锁存控制电路之间的第一脉冲展宽电路。第一脉冲展宽电路接收第一时钟信号，并基于使能信号向输入锁存控制电路提供第二时钟信号。第二时钟信号具有至少大于第一脉冲宽度的第二脉冲宽度。集成电路可以包括耦接在时钟生成电路与读写电路之间的第二脉冲展宽电路。第二脉冲展宽电路基于使能信号向读写电路提供第三时钟信号。第三时钟信号具有至少大于第一脉冲宽度的第三脉冲宽度。 | ||
| 搜索关键词： | 时钟信号 脉冲 脉冲展宽电路 时钟生成电路 集成电路 读写电路 控制电路 使能信号 输入锁存 耦接 接收输入 | ||
【主权项】：
1.一种集成电路，包括：/n时钟生成电路，接收输入时钟信号，并提供具有第一脉冲宽度的第一时钟信号；/n第一脉冲展宽电路，耦接在所述时钟生成电路与输入锁存控制电路之间，其中所述第一脉冲展宽电路接收所述第一时钟信号，并基于使能信号向所述输入锁存控制电路提供第二时钟信号，并且其中所述第二时钟信号具有至少大于所述第一脉冲宽度的第二脉冲宽度；以及/n第二脉冲展宽电路，耦接在所述时钟生成电路与读写电路之间，其中所述第二脉冲展宽电路基于所述使能信号向所述读写电路提供第三时钟信号，并且其中所述第三时钟信号具有至少大于所述第一脉冲宽度的第三脉冲宽度。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARM有限公司，未经ARM有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910596675.X/，转载请声明来源钻瓜专利网。
- 上一篇：延迟电路和使用该延迟电路的半导体系统
- 下一篇：自旋随机存储器及方法
