[发明专利]一种误差自消除的MASH ΔΣ调制器

摘要

本发明公开了一种误差自消除的MASHΔΣ调制器，包括三个级联的一阶调制器：第一调制器、第二调制器以及第三调制器；第一调制器包括第一量化器Q1、第一延迟单元D1、四个第一累加器；将调制器的输入信号放大M倍作为第一调制器的输入信号，并与第一延迟单元D1的输出信号累加后作为第一量化器Q1的输入信号，将第一量化器Q1的输出信号与第一调制器的另一输入信号累加后作为输出信号，且将第一量化器Q1的输入信号减去其输出信号作为第一延迟单元D1的输入信号，将第一量化器Q1的输入信号减去第一量化器Q1的输出信号后作为第一调制器的另一输出信号。本发明可实现误差自消除，提升输出序列的随机性，又减少了噪声消除过程中累加器的使用以减少输出电平数量。

主权项

1.一种误差自消除的MASHΔΣ调制器，其特征在于，包括三个级联的一阶调制器：第一调制器、第二调制器以及第三调制器；其中，第一调制器包括第一量化器Q1、第一延迟单元D1、四个第一累加器，与第一调制器结构相同的第二调制器包括第二量化器Q2、第二延迟单元D2、四个第二累加器，第三调制器包括第三量化器Q3、第三延迟单元D3、两个第三累加器；将MASHΔΣ调制器的输入信号x[n]放大M倍作为第一调制器的第一输入信号i1[n]，将第一输入信号i1[n]与第一延迟单元D1的输出信号s[n]通过第一累加器累加后作为第一量化器Q1的输入信号v[n]，将第一量化器Q1的输出信号与第一调制器的第二输入信号nc1[n]通过第一累加器累加后作为第一调制器的一个输出信号o1[n]，且将第一量化器Q1的输入信号v[n]通过第一累加器减去其输出信号o1[n]后作为第一延迟单元D1的输入信号，将第一量化器Q1的输入信号v[n]通过第一累加器减去第一量化器Q1的输出信号后作为第一调制器的另一个输出信号oe1[n]输出；将第一调制器的另一个输出信号oe1[n]作为第二调制器的第一输入信号i2[n]，将第一输入信号i2[n]与第二延迟单元D2的输出信号通过第二累加器累加后作为第二量化器Q2的输入信号，将第二量化器Q2的输出信号与第二调制器的第二输入信号nc2[n]通过第二累加器累加后为第二调制器的一个输出信号o2[n]，将第二量化器Q2的输入信号通过第二累加器减去其输出信号o2[n]后作为第二延迟单元D2的输入信号，将第二量化器Q2的输入信号通过第二累加器减去第二量化器Q2的输出信号后作为第二调制器的另一个输出信号oe2[n]输出；将第二调制器的另一个输出信号oe2[n]作为第三调制器的输入信号i3[n]，输入信号i3[n]与第三延迟单元D3的输出信号通过第三累加器累加后作为第三量化器Q3的输入信号，且第三量化器Q3的输入信号通过第三累加器减去第三量化器Q3的输出信号作为第三延迟单元D3的输入信号，第三量化器Q3的输出信号即为第三调制器的输出信号o3[n]；并且，将第三调制器的输出信号o3[n]作为第二调制器的第二输入信号nc2[n]，将第二调制器的输出信号oe2[n]作为第一调制器的第二输入信号nc1[n]，且将第一调制器的输出信号o1[n]放大1/M倍后作为MASHΔΣ调制器的输出信号y[n]输出。