[发明专利]数字调制器、频率合成器和提高调制器速度的方法

摘要

本发明公开了一种数字调制器、频率合成器和提高调制器速度的方法，将延迟寄存器设置在差分链路与误差消除单元之间的链路中、输入节点与加法器之间的链路中和/或相邻的累加单元之间的链路中，用于将接收到的数据进行延迟，以提高数字调制的运行速度。本实施例提供的技术方案在最长分析路径中插入至少一个延迟寄存器，将最长分析路径划分为至少两条第一子分析路径，通过引入延迟的机制，提高调制器的运行速度，实现了在参考时钟频率过高的情况下，满足建立时间和保持时间的要求，进而提高小数频率频率合成器的稳定性。

主权项

1.一种数字调制器，其特征在于，所述数字调制器包括：输入节点，用于接收输入分频比；依次连接的累加链路、差分链路和误差消除单元构成的调制模块，用于基于所述输入分频比的小数部分生成中间数据；所述累加链路包括级联的至少两个累加单元；加法器，分别与所述输入节点和所述误差消除单元连接，用于基于所述中间数据和所述输入分频比的整数部分生成控制位信号；以及延迟寄存器，设置在所述差分链路与所述误差消除单元之间的链路中、所述输入节点与所述加法器之间的链路中和/或相邻的所述累加单元之间的链路中。