[发明专利]一种交织编码与RS编码联合的优化电路和数据处理方法在审
| 申请号： | 201910637715.0 | 申请日： | 2019-07-15 |
| 公开（公告）号： | CN110429939A | 公开（公告）日： | 2019-11-08 |
| 发明（设计）人： | 黄晓峰;殷海兵;贾惠柱 | 申请（专利权）人： | 浙江省北大信息技术高等研究院;杭州未名信科科技有限公司 |
| 主分类号： | H03M13/15 | 分类号： | H03M13/15;H03M13/27;H03M13/00;H04L1/00 |
| 代理公司： | 北京辰权知识产权代理有限公司 11619 | 代理人： | 刘广达 |
| 地址： | 311200 浙江省杭州市*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种交织编码与RS编码联合的优化电路和数据处理方法，包括RS编码电路，RS编码电路分别与状态控制器以及内存相连接，RS编码电路根据状态控制器预先配置的输入地址从内存中依次读取不同输入地址输入包的数据，对读取到的数据进行RS编码，将编码完成后得到的冗余码根据所述状态控制器预先配置的输出地址发送至内存。通过输入缓冲管理模块对不同地址输入包进行依次读取，每行依次输入若干比特后，发送至RS编码引擎模块进行RS计算，将得到的冗余码按列输出，通过对不同输入数据包的交织读取，实现交织编码。通过交织编码与RS编码联合优化从而节省存储片上存储资源。对输入缓冲管理模块中的寄存器进行时分复用，节省片上存储资源的开销。 | ||
| 搜索关键词： | 交织编码 状态控制器 内存 读取 管理模块 片上存储 输入地址 输入缓冲 依次读取 优化电路 预先配置 数据处理 冗余码 发送 输入数据包 编码完成 地址输入 联合优化 时分复用 输出地址 引擎模块 寄存器 列输出 输入包 存储 联合 申请 | ||
【主权项】：
1.一种交织编码与RS编码联合的优化电路，其特征在于，包括RS编码电路，所述RS编码电路分别与状态控制器以及内存相连接，用于根据所述状态控制器预先配置的输入地址从内存中依次读取不同输入地址输入包的数据，对读取到的数据进行RS编码，将编码完成后得到的冗余码根据所述状态控制器预先配置的输出地址发送至内存。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江省北大信息技术高等研究院;杭州未名信科科技有限公司，未经浙江省北大信息技术高等研究院;杭州未名信科科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910637715.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
