[发明专利]具有差分二进制非易失性存储器单元结构的可配置精密神经网络在审
| 申请号： | 201910638410.1 | 申请日： | 2019-07-16 |
| 公开（公告）号： | CN110782028A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | W·H·崔;P·F·邱;马雯;M·卢克博登 | 申请（专利权）人： | 闪迪技术有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063 |
| 代理公司： | 11245 北京纪凯知识产权代理有限公司 | 代理人： | 赵志刚 |
| 地址： | 美国德*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开一般涉及具有差分二进制非易失性存储器单元结构的可配置精密神经网络。本发明公开了非易失性存储器阵列架构用于实现神经网络(BNN)的用途，其允许在存储器阵列内执行矩阵乘法和累加。用于存储神经网络的权重的单位突触由两个单独存储器单元的差分存储器单元形成，诸如具有可编程电阻的存储器单元，每个存储器单元连接在字线对中的对应一者与共享位线之间。将输入作为具有电压值的模式施加在连接到单位突触的字线对上，以通过确定共享位线上的电压电平来执行输入与权重的乘法。此类乘法的结果由感测放大器来确定，并且该结果由求和电路进行累加。通过针对权重使用多个差分存储器单元，所述方法可以从二进制权重扩展到多位权重值。 | ||
| 搜索关键词： | 权重 存储器单元 神经网络 二进制 共享位线 乘法 累加 突触 字线 非易失性存储器单元 非易失性存储器阵列 单独存储器单元 存储器阵列 感测放大器 可编程电阻 电压电平 矩阵乘法 求和电路 可配置 多位 精密 存储 架构 施加 | ||
【主权项】：
1.一种非易失性存储器电路，包括：/n一个或多个存储单元的阵列，所述一个或多个存储单元沿着一个或多个第一输入线连接并且各自被配置为存储神经网络的N位权重，其中N是大于1的整数，所述存储单元中的每个存储单元包括N个非易失性二进制存储元件，所述非易失性二进制存储元件连接到对应的输出线并且被配置为存储所述N位权重中的一位；以及/n一个或多个控制电路，所述一个或多个控制电路连接到所述存储单元的阵列，所述一个或多个控制电路被配置为：/n将神经网络的第一输入施加到所述一个或多个第一输入线，以响应于此，在连接到所述存储单元中的第一存储单元的所述输出线中的每个输出线上生成输出电压电平；/n根据存储在与所述输出线对应的所述第一存储单元的所述二进制存储元件中的所述权重的所述位的重要性，单独地对响应于所述输出线中的每个输出线上的所述第一输入而生成的所述输出电压电平进行加权；并且/n从所述单独加权的输出电压的组合确定存储在所述第一存储单元中的所述权重对所述第一输入的所述响应的多位值，从而执行所述第一输入与存储在所述第一存储单元中的所述权重的阵列内乘法。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于闪迪技术有限公司，未经闪迪技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910638410.1/，转载请声明来源钻瓜专利网。
