[发明专利]采样延时控制装置及变流器谐振抑制控制系统

摘要

本发明涉及一种采样延时控制装置及变流器谐振抑制控制系统，属于变流器并网控制技术领域。采样延时控制装置包括：FPGA和CPU；FPGA内置时钟产生触发信号和数据更新信号，触发信号与数据更新信号周期相同，周期长度根据延时长度预定，且数据更新信号超前于触发信号；数据更新信号产生时，将采样数据存储到RAM中；触发信号用于发送给CPU；CPU接收到触发信号后，读取RAM中的采样数据。该装置在数据更新信号产生后，存储相应的采样数据，也即RAM中只存储更新信号产生后的采样数据，保证RAM中存储的采样数据的准确性，接着CPU接收触发信号后读取RAM中的采样数据，该采样数据即为对应延时下所需的采样数据，保证CPU读取采样数据的准确性。