[发明专利]集成芯片及其形成方法在审
| 申请号： | 201910668005.4 | 申请日： | 2019-07-23 |
| 公开（公告）号： | CN110783451A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | 古明哲;庄学理;王宏烵;涂淳琮;蔡俊佑;黄胜煌 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L43/08 | 分类号： | H01L43/08;H01L43/12 |
| 代理公司： | 11409 北京德恒律治知识产权代理有限公司 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在一些实施例中，本发明涉及集成芯片。该集成芯片包括磁阻随机存取存储器(MRAM)器件，该MRAM器件由设置在衬底上方的介电结构围绕。MRAM器件包括设置在底部电极和顶部电极之间的磁隧道结。底部电极通孔将底部电极耦合到下部互连线。顶部电极通孔将顶部电极耦合到上部互连线。顶部电极通孔的底面具有第一宽度，该第一宽度小于底部电极通孔的底面的第二宽度。本发明的实施例涉及集成芯片的形成方法。 | ||
| 搜索关键词： | 底部电极 顶部电极 通孔 集成芯片 互连线 耦合到 磁阻随机存取存储器 磁隧道结 介电结构 衬底 底面 | ||
【主权项】：
1.一种集成芯片，包括：/n磁阻随机存取存储器(MRAM)器件，由设置在衬底上方的介电结构围绕，其中，所述磁阻随机存取存储器器件包括设置在底部电极和顶部电极之间的磁隧道结；/n底部电极通孔，将所述底部电极耦合到下部互连线；以及/n顶部电极通孔，将所述顶部电极耦合到上部互连线，其中，所述顶部电极通孔的底面具有第一宽度，所述第一宽度小于所述底部电极通孔的底面的第二宽度。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910668005.4/，转载请声明来源钻瓜专利网。
