[发明专利]产生集成电路元件的布局图的方法在审
| 申请号： | 201910700808.3 | 申请日： | 2019-07-31 |
| 公开（公告）号： | CN110852032A | 公开（公告）日： | 2020-02-28 |
| 发明（设计）人： | 黄天建 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F30/392 | 分类号： | G06F30/392;G06F115/06 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种产生集成电路元件的布局图的方法，其特征在于，包含指派泄漏约束给IC元件的第一电路图网络及根据虚设栅极区域决定泄漏约束的违规。IC布局图包含在IC元件的第一电路图网络的第一部件与第二电路图网络的第二部件之间的虚设栅极区域。方法包含用以回应该泄漏约束的违规修改该集成电路布局图，以及根据修改后的集成电路布局图，产生一布局文件。 | ||
| 搜索关键词： | 产生 集成电路 元件 布局 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910700808.3/，转载请声明来源钻瓜专利网。
