[发明专利]多处理器片上系统MPSOC的数据解析方法及系统有效
| 申请号： | 201910712648.4 | 申请日： | 2019-08-02 |
| 公开（公告）号： | CN110515890B | 公开（公告）日： | 2023-08-01 |
| 发明（设计）人： | 张慧松;赵学峰;刘渊;霍舒豪;张德兆;王肖;李晓飞;张放 | 申请（专利权）人： | 北京智行者科技股份有限公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G06F1/04 |
| 代理公司： | 北京慧诚智道知识产权代理事务所(特殊普通合伙) 11539 | 代理人： | 戴燕 |
| 地址： | 100096 北京市昌平区回*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种MPSOC的数据解析方法，包括：差分输入时钟缓冲器IBUFDS对差分输入的第一电信号和第二电信号进行转换处理，得到单端信号；全局时钟缓冲器BUFG对单端信号进行同步处理，得到无延迟的单端信号；锁相环PLL对无延迟的单端信号进行处理，得到7倍频的第一时钟信号；通过7倍频的第一时钟信号，对数据进行采集。由此，通过采用普通IO作为时钟输入，根据PLL时钟输出的同源等实现7：1的数据解析，不用再占用GC引脚，不用占用MMCM，也不用进行大量的数据整合。因每个BANK拥有2个PLL，这样可以实现更多路的7：1的LVDS解析。因解析比较简单，省去了大量的资源，腾出资源用于其他的处理。 | ||
| 搜索关键词： | 处理器 系统 mpsoc 数据 解析 方法 | ||
【主权项】：
1.一种MPSOC的数据解析方法，其特征在于，所述方法包括：/n差分输入时钟缓冲器I BUFDS对差分输入的第一电信号和第二电信号进行转换处理，得到单端信号；/n全局时钟缓冲器BUFG对所述单端信号进行同步处理，得到无延迟的单端信号；/n锁相环PLL对所述无延迟的单端信号进行处理，得到7倍频的第一时钟信号；/n通过所述7倍频的第一时钟信号，对数据进行采集。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京智行者科技股份有限公司，未经北京智行者科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910712648.4/，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
