[发明专利]全差分高线性度电压控制衰减器

摘要

本发明特别涉及一种栅压自举开关及其构成的全差分高线性度电压控制衰减器，栅压自举开关由多个晶体管和电容C1构成，衰减器包括译码器、电阻、晶体管M1和M2以及衰减单元；衰减单元设置有多个，每个衰减单元由两个栅压自举开关构成，数字控制信号经过译码器后分成多条支路，其中一条支路连接晶体管M1、M2的栅极用于控制晶体管M1和M2的通断，余下的每条支路分别连接一个衰减单元的时钟控制信号端口用于控制衰减单元的开启与关断。使用工作在导通状态下的栅压自举开关充当电阻构成的衰减网络，实现了通过数字信号控制衰减器的衰减增益，使用栅压自举开关作为线性电阻构成的衰减网络使衰减器在工作频带内具有良好的线性度。

主权项

1.一种栅压自举开关，其特征在于：包括多个晶体管和电容C1，晶体管M3、M5、M11、M12的源极以及晶体管M9的栅极均连接电源VDD，晶体管M3、M4的栅极和晶体管M12、M13的漏级相连通，晶体管M3、M4的漏级连接晶体管M7的栅极，晶体管M5的漏级、晶体管M7的衬底和源极均连接电容C1的正极板，晶体管M4的源极、晶体管M6和M8的漏级、均连接电容C1的负极板，晶体管M5、M8、MS的栅极以及晶体管M7、M9的漏级相连通，晶体管M9的源极连接晶体管M10、M11的漏级，晶体管M6、M10、M13的源极接地GND；晶体管M6、M10、M11、M12、M13的栅极相连通并作为栅压自举开关的时钟控制信号端口，晶体管M8的源极和晶体管MS的漏级相连并作为栅压自举开关的输入端，晶体管MS的源极作为栅压自举开关的输出端。