[发明专利]形成顶层导电层的方法在审
| 申请号： | 201910781688.4 | 申请日： | 2019-08-23 |
| 公开（公告）号： | CN110459504A | 公开（公告）日： | 2019-11-15 |
| 发明（设计）人： | 邹永金;曹秀亮 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 31237 上海思微知识产权代理事务所(普通合伙) | 代理人： | 曹廷廷<国际申请>=<国际公布>=<进入 |
| 地址： | 201203上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明提供一种形成顶层导电层的方法，包括：形成第一材料层；在所述第一材料层上形成金属层，所述金属层的厚度小于或者等于 |
||
| 搜索关键词： | 第二材料层 金属层 顶层导电层 第一材料 灰化 表面粗糙度 反射率 | ||
【主权项】：
1.一种形成顶层导电层的方法，其特征在于，包括：/n形成第一材料层；/n形成金属层，所述金属层覆盖所述第一材料层，所述金属层的厚度小于或者等于
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910781688.4/，转载请声明来源钻瓜专利网。
- 上一篇：用核化抑制的特征填充
- 下一篇：过孔连接结构及阵列基板的制造方法、阵列基板
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
