[发明专利]一种减小stub影响的PCB结构及设计方法在审
| 申请号： | 201910784114.2 | 申请日： | 2019-08-23 |
| 公开（公告）号： | CN110536541A | 公开（公告）日： | 2019-12-03 |
| 发明（设计）人： | 张霞;吕平;刘勤让;沈剑良;陈艇;李沛杰;虎艳宾;刘冬培;张文建;赵博;张波;赵玉林;王永胜;王锐 | 申请（专利权）人： | 天津市滨海新区信息技术创新中心;国家数字交换系统工程技术研究中心 |
| 主分类号： | H05K1/02 | 分类号： | H05K1/02 |
| 代理公司： | 12211 天津滨海科纬知识产权代理有限公司 | 代理人： | 戴文仪<国际申请>=<国际公布>=<进入 |
| 地址： | 300457 天津市滨海新区经*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种减小stub影响的PCB设计方法，该设计方法用于减小由逻辑分析器件造成的stub，利用逻辑分析器件引脚焊盘中的盘中孔连通高速数字信号链路。相应的提出一种减小stub影响的PCB结构，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。其中，逻辑分析器件引脚的焊盘处设有盘中孔。所述PCB结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。过孔处设有过孔背钻孔，盘中孔处设有盘中孔背钻孔。 | ||
| 搜索关键词： | 盘中孔 差分信号线 逻辑分析 焊盘 减小 器件引脚 收发器件 背钻孔 高速数字信号 第二信号 分析器件 信号收发 与逻辑 链路 引脚 连通 | ||
【主权项】：
1.一种减小stub影响的PCB设计方法，设计方法用于减小由逻辑分析器件造成的stub，其特征在于，利用逻辑分析器件引脚的焊盘连通高速数字信号链路。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津市滨海新区信息技术创新中心;国家数字交换系统工程技术研究中心，未经天津市滨海新区信息技术创新中心;国家数字交换系统工程技术研究中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910784114.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种柔性板补强贴合方法
- 下一篇：柔性电路板及其制作方法、显示装置、移动终端
