[发明专利]缓解芯片顶层刻蚀时造成下层部位损伤的方法有效
| 申请号： | 201910797858.8 | 申请日： | 2019-08-27 |
| 公开（公告）号： | CN110444469B | 公开（公告）日： | 2021-08-13 |
| 发明（设计）人： | 陈鹏;张志刚;钟明琛;陈燕宁 | 申请（专利权）人： | 北京智芯微电子科技有限公司;国网信息通信产业集团有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L21/311;H01L21/321;H01L21/3213 |
| 代理公司： | 北京中誉威圣知识产权代理有限公司 11279 | 代理人： | 贾慧娜;张相午 |
| 地址： | 100192 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种缓解芯片顶层刻蚀时造成下层部位损伤的方法，该芯片顶层具有凸起部位和凹陷部位，该方法包括以下步骤：在芯片顶层涂覆光刻胶；刻蚀所述光刻胶，使被所述凸起部位暴露出来，所述凹陷部位仍然被光刻胶填充；刻蚀所述凸起部位，直至露出顶层金属；再次刻蚀所述凹陷部位所残留的光刻胶；使用化学溶液腐蚀掉所述顶层金属；以及进行化学机械研磨，直至露出芯片下层部位，完成操作；该方法利用光刻胶与芯片顶层金属外氧化层和钝化层很大的刻蚀选择比，来避免干法刻蚀顶层时，不做平坦化导致的落差传递到下层，从而能够成功保护下层电路结构完整。 | ||
| 搜索关键词： | 缓解 芯片 顶层 刻蚀 造成 下层 部位 损伤 方法 | ||
【主权项】：
1.一种缓解芯片顶层刻蚀时造成下层部位损伤的方法，该芯片顶层具有凸起部位和凹陷部位，其特征在于，所述方法包括以下步骤：在芯片顶层涂覆光刻胶；刻蚀所述光刻胶，使所述凸起部位暴露出来，所述凹陷部位仍然被光刻胶填充；刻蚀所述凸起部位，直至露出顶层金属；再次刻蚀所述凹陷部位所残留的光刻胶；使用化学溶液腐蚀掉所述顶层金属；以及进行化学机械研磨，直至露出芯片下层部位，完成操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京智芯微电子科技有限公司;国网信息通信产业集团有限公司，未经北京智芯微电子科技有限公司;国网信息通信产业集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910797858.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
