[发明专利]金属栅MOS晶体管在审
申请号: | 201910808495.3 | 申请日: | 2019-08-29 |
公开(公告)号: | CN110444593A | 公开(公告)日: | 2019-11-12 |
发明(设计)人: | 翁文寅 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L29/49 | 分类号: | H01L29/49;H01L29/78 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201315 上海市浦东新区中国(上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种金属栅MOS晶体管,包括:栅极结构、沟道区、源区和漏区。栅极结构包括栅介质层和金属栅;栅介质层形成在半导体衬底表面,被栅极结构所覆盖的半导体衬底组成沟道区;短沟道效应抑制结构设置在栅极结构中同时避免在沟道区中设置短沟道效应抑制结构;在栅介质层和所述金属栅之间设置有功函数层,短沟道效应抑制结构作为功函数层的一部分叠加在功函数层中,短沟道效应抑制结构使金属栅MOS晶体管的阈值电压增加且阈值电压增加值用以抵消沟道区的长度缩短所造成的阈值电压的减少量。本发明能抑制器件的短沟道效应,同时不会降低沟道载流子的迁移率,能提高器件的性能。 | ||
搜索关键词: | 短沟道效应 金属栅 抑制结构 栅极结构 沟道区 栅介质层 阈值电压 功函数层 半导体衬底表面 沟道载流子 长度缩短 抑制器件 减少量 迁移率 衬底 漏区 源区 半导体 叠加 抵消 有功 覆盖 | ||
【主权项】:
1.一种金属栅MOS晶体管,其特征在于,包括:栅极结构、沟道区、源区和漏区;所述栅极结构包括栅介质层和金属栅;所述栅介质层形成在半导体衬底表面,被所述栅极结构所覆盖的半导体衬底组成所述沟道区,所述源区和所述漏区形成于沟道区两侧的所述半导体衬底中;短沟道效应抑制结构设置在所述栅极结构中同时避免在所述沟道区中设置短沟道效应抑制结构;在所述栅介质层和所述金属栅之间设置有功函数层,所述短沟道效应抑制结构作为所述功函数层的一部分叠加在所述功函数层中,所述短沟道效应抑制结构使所述金属栅MOS晶体管的阈值电压增加且阈值电压增加值用以抵消所述沟道区的长度缩短所造成的阈值电压的减少量。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910808495.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类