[发明专利]改善第零层内介电层的填充能力的栅极及工艺方法有效
| 申请号： | 201910820674.9 | 申请日： | 2019-08-29 |
| 公开（公告）号： | CN110534479B | 公开（公告）日： | 2022-02-01 |
| 发明（设计）人： | 刘雪娇;刘哲宏;许佑铨 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L29/423 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 焦健 |
| 地址： | 201315 上海市浦东新区中国（上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种改善第零层内介电层的填充能力的栅极，在半导体基板上具有多个栅极，所述多个栅极之间具有一定间距；所述栅极的剖面呈梯形，即栅极剖面的顶部宽度小于底部的宽度。本发明通过形成一种剖面呈梯形结构的栅极以取代传统的垂直型栅极设计，从而增加栅极之间沟槽顶部的开口距离，降低其深宽比，以此有效改善第零层内介电层制备过程中填充能力有限的问题，从而减少空洞的形成，提高器件的性能进而提高产品良率。本发明所述的工艺方法简单易于实施。 | ||
| 搜索关键词： | 改善 第零层内介电层 填充 能力 栅极 工艺 方法 | ||
【主权项】：
1.一种改善第零层内介电层的填充能力的栅极，其特征在于：提供一半导体基板，在所述半导体基板上具有多个栅极，所述多个栅极之间具有一定间距；/n所述栅极的剖面呈梯形，即栅极剖面的顶部宽度小于底部的宽度。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910820674.9/，转载请声明来源钻瓜专利网。
- 上一篇：传感器件及其制作方法
- 下一篇：半导体储存器结构及其字线制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
